

Arbeitshilfe

Die ELEKTRONIK ist für Sie eine echte Arbeitshilfe, wenn Sie sich mit der Entwicklung und industriellen Anwendung elektronischer Schaltungen und Baugruppen von Geräten und Systemen befassen.



Die ELEKTRONIK liefert Ihnen Informationen zur Konzeption, Projektion, Entwicklung und über die Einführung elektronischer Systeme in die Fertigung.

Die **ELEKTRONIK** informiert Sie über Bauelemente:

- Speicher aller Art

 Mikroprozessoren

 Logik-Bausteine

 Interface-Bausteine

 Signalprozessoren
- Operationsverstärker A/D- und D/A-Umsetzer ● Leistungshalbleiter
- ◆ Passive Bauelemente ◆ Elektromechanische Bauelemente ◆ Optoelektronische Bauelemente ◆ Sensoren und Aktuatoren.

Die ELEKTRONIK informiert Sie über Meß- und Prüftechnik:

Die ELEKTRONIK beobachtet die Marktentwicklung, beschreibt technische Grundlagen, gibt Spezialinformationen und macht so den Markt für den Interessenten überschaubar

Die **ELEKTRONIK** informiert Sie über Automatisierung:

Besonders intensiv behandelt wird das Gebiet der Klein- und Mittelserienfertigung. Vielfältige Beispiele zeigen, was Industrieroboter in der Automatisierung zu leisten vermögen.

Die **ELEKTRONIK** informiert Sie über Kommunikationstechnik:

Einige Stichworte:

 Technologien der elektronischen Kommunikation → Bauelemente für die Telekommunikation → Übertragungsverfahren → Meßtechnik → Normung → Internationale Zusammenarbeit → Neue Medien → Pläne der Fernmeldebehörden.

Die **ELEKTRONIK** informiert Sie über Schaltungspraxis:

Hier werden erprobte und aktuelle Schaltungen, Entwurfs- und Berechnungshilfen, Meßideen und Anwendungsbeispiele aus dem professionellen und dem industriellen Bereich präsentiert. Beispiele:

- Allgemeine Digitaltechnik Interface-Schaltungen Signalerzeugung
- Meßtechnik Meßwerterfassung und Verarbeitung ● Stromversorgung
- Spezialschaltungen µC-Praxis
- Applikationen.

Die **ELEKTRONIK** informiert Sie über Mikrocomputer:

- ◆ Tischcomputer ◆ Mikroprozessor-CPUs (Bauelemente und Platinen)
- Einchipcomputer Mikroprozessor-Peripherie (Bauelemente und Geräte)
- Speicher (Systeme und Bauelemente)
 Software (Systemebene, Anwenderebene, Sprachen)
 Entwicklungssysteme
 Anwendungen, z. B. in der Steuerungstechnik, Medizinelektronik, Konsumelektronik, Meßtechnik
 Praxisnahe Hinweise für Entwickler (µC-Praxis)
 Meß- und Prüftechnik für Mikroprozessorsysteme.

Die ELEKTRONIK informiert Sie über das Produktangebot auf dem internationalen Markt:

- Bauelemente
 Meßgeräte
- Mikrocomputer
 Datentechnik
- Fertigungsmittel
 Software
- Steuer- und Regeltechnik
- Prüftechnik

Die **ELEKTRONIK** informiert Sie über Aktuelles in der Branche:

Kurzmeldungen aus aller Welt zum Thema

■ Technologien

■ Verfahren

- Neuheiten Unternehmen
- Termine Personen

Die ELEKTRONIK informiert Sie mit Sonderpublikationen als Heft im

Heft über ● CAD/CAM Rechner-

unterstützte Entwicklung und Fertigung ● COM & PRO Computer

und Programme für Anwender von OEM-Produkten ● TELECOM Bausteine und Verfahren der Telekommunikation

● **ROBOTER** Flexible Automatisierung in der Industrie

Bitte verwenden Sie zum Kennenlernen unserer ELEKTRONIK die Karte an der hinteren Umschlagseite.



Fachzeitschrift für Entwickler und industrielle Anwender

Vorwort

Mit zunehmenden Möglichkeiten der Halbleitertechnologie lassen sich immer mehr Funktionen auf Silizium integrieren. Dabei entstehen "Superchips", deren Funktionsumfang so groß ist, daß es selbst erfahrenen Entwicklern nicht leicht fällt, mit diesen Bausteinen umzugehen.

Neben neuen Methoden für die Entwicklungsarbeit mit solchen Chips ist insbesondere eine ausführliche Dokumentation erforderlich, die das Verständnis der komplexen Funktionen fördert.

Die 68000-Familie gehört zu den Bausteinen, die wegen ihres großen Funktionsumfangs an die Dokumentation große Anforderungen stellt.

Antworten auf viele Fragen findet der Entwickler in den Handbüchern, die von den Herstellern herausgegeben werden. Praktische Erfahrungen mit solchen Chips sind die Grundlagen vieler Fachzeitschriften-Beiträge. Gerade hier findet der Praktiker zahlreiche nützliche Hinweise.

Die ELEKTRONIK hat in den letzten Jahren häufig über die 68000-Familie und deren Anwendungen berichtet. Um den Praktiker die zeitraubenden Suche nach Informationen zu ersparen, hat die Redaktion dieses Sonderheft aus bereits veröffentlichten Beiträge zusammengestellt, und diese mit neuen Aufsätzen ergänzt. Damit steht für Entwickler und Anwender von 68000-Systemen eine kompakte, aktuelle Informationsquelle zur Verfügung.

Die Redaktion

Vorwort	1
Inhalt	2
Mikrocomputer	
MC 68000: Philosophie und praktische Realisierung einer 16/32-Bit-Mikroprozessorfamilie	3
Die M68000-Familie	27
CPU der 68000-Familie unterstützt virtuellen Speicher	37
"Fremde" Interface-Bausteine an der CPU 68000	51
68000-Computer zum Kennenlernen	65
Einfaches Monitorprogramm bedient Ein-/Ausgabe-Terminal	72
Tastatur und Anzeigeeinheit für 68000-Computer	79
Programmbeispiele für 68000-Einplatinencomputer	84
68008 ersetzt Z80	97

Bauelemente	
8-Bit-Prozessor bietet 32-Bit-Architektur	33
MC68020: 32-Bit-Prozessor für zukunftssichere Systemkonzepte	41
Ein schneller Rechenkompagnon für Mikroprozessoren	59
Applikationen	
32-Bit-Prozessor ersetzt 8-Bit-CPU	89
Ausnahmebehandlung der Mikro- prozessoren MC68000 und MC68010	93
Software	
UNIX für die MC68000-Familie	101
μC-Praxis	
Komplexe Multiplikation in kurzer Zeit	104
Verkürzter WAIT-Zyklus beschleunigt 68000-Systeme	105

-				
Im	-	-00		1100
Im	DI	62	่อเ	4111

1985

Franzis-Verlag GmbH, Karlstraße 37–41, 8000 München 2.

Bearbeitet von der Redaktion der Zeitschrift ELEKTRONIK.

Für den Text verantwortlich:

Dipl.-Ing. Peter von Bechen.

© Sämtliche Rechte – besonders das Übersetzungsrecht – an Text und Bildern vorbehalten. Fotomechanische Vervielfältigung nur mit Genehmigung des Verlages. Jeder Nachdruck, auch auszugsweise, und jede Wiedergabe der Abbildungen, auch in verändertem Zustand, sind verboten.

ISSN 0170-0898

Druck: Franzis-Druck GmbH, München. Printed in Germany. Imprimé en Allemagne. ZV-Artikel-Nr. 207021 · F/ZV/985/0050/10'

Plötzlich auftretende Fragen werden beantwortet!

Neu:

Arbeitsbuch Mikrocomputer

Funktion und Anwendung von Mikrocomputern, Peripherie und Software. Von Dipl.-Ing. Herwig Feichtinger. Chefredakteur der Fachzeitschrift mc.

Im Arbeitsbuch Mikrocomputer konzentriert sich die Theorie und die Praxis der letzten Jahre wie in einem Brennglas zu einem Punkt und gibt den Ausblick auf die Zukunft.

Das Arbeitsbuch Mikrocomputer faßt die weitverstreute Basis-Literatur zusammen, filtert das unumstößlich Wichtige heraus und bereitet es so auf, daß der Benutzer des Werkes optimal informiert wird.

Das Arbeitsbuch Mikrocomputer ist in erster Linie ein Nachschlagewerk. Es beantwortet die Fragen der täglichen Praxis. Z. B. Befehlssätze von Mikroprozessoren und Betriebssystemen, Anschlußbelegungen von Bauelementen, Normen von Schnittstellen, Bedienung von Assemblern und Compilern. Die höheren Programmiersprachen gehören auch dazu.


Das Arbeitsbuch Mikrocomputer ist auch ein Lehrbuch. Neben den reinen Fakten, Zahlen und Tabellen sind reichlich Erklärungen und Hinweise zum Wieso und Warum angesiedelt. Das reicht von einfacher digitaler Logik über den internen Aufbau von Mikroprozessoren bis hin zu den Betriebssystemen MS-DOS und Unix.

Das Arbeitsbuch Mikrocomputer ist dazu noch eine moderne Datenbank auf dem handsamsten Medium, dem Papier. Über das umfangreiche Inhaltsverzeichnis oder das aufgeschlüsselte Stichwortregister stößt der Benutzer ganz schnell auf die Stelle, die ihm die Information serviert, die er braucht und die ihm weiterhilft.

Das Arbeitsbuch Mikrocomputer bietet also eine Arbeitserleichterung und eine Literaturersparnis, die gar nicht hoch genug angesetzt werden kann.

Franzis-Verlag, München, der große Fachverlag für angewandte Elektronik und Informatik





Der Autor ist Dipl.-Ing. Herwig Feichtinger, Chefredakteur der Fachzeitschrift mc. Das Werk umfaßt über 650 Seiten, über 350 Abb. und ist ab August lieferbar. Es gilt der günstige Vorbestellpreis von DM 88.— bis Ende 1985. Danach kostet das Arbeitsbuch DM 108.—. ISBN 3-7723-8021-2

Das Buch bekommen Sie durch jede Buchhandlung. Bestellungen auch an den Verlag.

Thomas W. Starnes

MC68000: Philosophie und praktische Realisierung einer 16/32-Bit-Mikroprozessorfamilie

Als es sich Mitte der 70er Jahre abzeichnete, daß die erfolgreiche Prozessorfamilie MC6800 zukünftig nicht mehr alle Bedürfnisse abdecken konnte, entschloß man sich bei Motorola, unter der Bezeichnung "MACSS" (Motorola's Advanced Computer System on

Silicon) die MC68000-Familie zu entwickeln. Entwicklungsziel war eine leistungsfähige Prozessorfamilie, die auch zukünftigen Ansprüchen Rechnung tragen konnte. Dieser Beitrag zeigt die Philosophie, die in den Produkten der MC68000-Familie verwirklicht wurde.

1 Wortbreite und Registerarchitektur

Es gibt unterschiedliche Kriterien, die einen Prozessor als 8-, 16- oder 32-Bit-Typ qualifizieren. Je nach Hersteller bezieht sich diese Angabe auf die Breite des Datenbusses, des Adreßbusses, der Datenwörter, der internen Datenpfade, der arithmetisch-logischen Einheit (ALU) oder des OP-Codes. Im allgemeinen nimmt man die Breite des Datenbusses als Maß für den ganzen Prozessor, obwohl es eigentlich am besten wäre, die Breite des Op-Codes heranzuziehen. Unter diesem Aspekt ist der MC68000 sowohl ein 16- als auch ein 32-Bit-Prozessor.


diese aussehen? Damals existierte bereits eine große Menge Software für den MC6800. Ein Prozessor, der eine Weiterentwicklung gegenüber einem älteren Prozessor darstellt, aber trotzdem noch alle Programme des Vorgängertyps bearbeiten kann, hat einen großen Vorteil: Existierende Software wird nicht wertlos. Allerdings ist die Architektur früherer 8-Bit-Mikroprozessoren alles andere als komfortabel. Diese waren nämlich ursprünglich zum Ersatz einfacher logischer Schaltungen gedacht, so daß deren Befehlssatz mehr an den Anforderungen der Hardware orientiert war. Wenn man

Viele Wünsche ergeben ein Konzept

Der Entwickler eines Mikroprozessors legt in hunderten von Einzelentscheidungen die Architektur seines neuesten Produktes fest. Die Anforderungen eines Benutzers müssen als wichtigste Faktoren berücksichtigt werden. Die Benutzer sind es ja schließlich, die das Endprodukt benötigen, wenn sie nicht zufrieden mit Merkmalen oder der Leistung sind, werden sie sich bald nach einer anderen Alternative umschauen.

In der Praxis ist es leider so, daß aufgrund gewisser technischer Grenzen nicht alle Anforderungen eines Benutzers zu erfüllen sind. Der wichtigste Faktor in diesem Zusammenhang sind die technologischen Grenzen, die bei der Herstellung von Bauelementen aus Silizium zu beachten sind.


Bei der Planung des neuen 16-Bit-Prozessors mußte man zunächst die Grundarchitektur festlegen. Wie sollte



versucht, einen Mikroprozessor zu entwerfen, der kompatibel mit alten 8-Bit-Typen ist, ist man vom Konzept her sehr stark eingeengt.

Daher entschied man sich bei Motorola, daß das neue Produkt möglichst schnell und flexibel sein sollte. Insbesondere dem Programmierer sollte mit diesem Prozessor die Arbeit erleichtert werden, indem ihm neue Funktionen zur Verfügung stehen. Damit war klar, daß man eine völlig neue Mikroprozessorgeneration zu schaffen hatte, bei der im Vergleich zu den existierenden Produkten ganz andere Konzepte verwirklicht werden mußten.

Der einzige Bereich, der aus der 8-Bit-Zeit noch zu gebrauchen war, waren die bereits vorhandenen Peri-



pheriebausteine. Deshalb entschied man sich, die 68000-Familie so auszulegen, daß die Peripherieeinheiten der MC6800-Familie direkt anschließbar sind. Dies ist auch durchaus sinnvoll, weil viele Ein-/Ausgangs-Operationen eine Wortbreite von 8 Bit erfordern. Außerdem ergab sich der Vorteil, daß zu dem Zeitpunkt, als der 16-Bit-Typ auf den Markt kam, bereits viele Peripheriebausteine zur Verfügung standen.

Mehr Möglichkeiten

Ein sorgfältig konzipierter 16-Bit-Mikroprozessor hat gegenüber leistungsfähigen 8-Bit-Typen viele Vorteile, insbesondere in bezug auf die Programmierung (Bilder 1 und 2). Weil bei einer Op-Code-Breite von nur 8 Bits lediglich 256 verschiedene Befehle zur Verfügung stehen können, ist das Spektrum der Möglichkeiten begrenzt. Obwohl die Zahl auf den ersten Blick nicht klein ist, müssen folgende Punkte berücksichtigt werden. Wenn ein Mikroprozessor über zwei Register verfügt, aus denen Daten verschoben werden müssen, ist ein Bit für die Decodierung erforderlich. Bei vier verschiedenen Adressierarten für den Zugriff auf den Speicher sind zwei weitere Bits für die Decodierung erforderlich. Damit bleiben für den Mikroprozessor lediglich fünf Bit übrig, mit deren Hilfe sich die Operation festlegen läßt. Das bedeutet, daß lediglich 32 verschiedene Operationen möglich sind. Dies sind eigentlich auch nicht wenig für viele Anwendungen, allerdings stehen nur zwei Datenregister- und vier Speicher-Adressierungsarten zur Verfügung. Ernsthafte Programmierversuche lassen sich damit nur sehr schwer ausführen. Register sind dazu da, daß man Daten sehr schnell manipulieren und Inhalte sehr schnell transferieren kann. Ein leistungsfähiger Mikroprozessor muß daher viele Register besitzen, auf die man mit unterschiedlichen Operationen zugreifen kann.

Darüber hinaus ist der Speicher um so effizienter, je mehr Adressierarten es gibt. Offensichtlich können 8 Bit des Op-Codes dem Mikroprozessor nicht die Vielseitigkeit und die Anzahl von Operationen geben, wie es ein guter 16-Bit-Mikroprozessor kann. Bei 64 000 möglichen unterschiedlichen Befehlen mit einem 16-Bit-Op-Code kann man wesentlich komplexere Operationen definieren und ausführen.

Dies ist der wirkliche Vorteil eines 16-Bit-Mikroprozessors für den Programmierer gegenüber einem 8-Bit-Prozessor. Ein 16-Bit-Typ kann die doppelte Daten-Bus-Breite einer 8-Bit-Ausführung haben. Dieser breitere Bus ermöglicht, daß doppelt so viele Informationen in den Prozessor oder aus ihm innerhalb einer gewissen Zeitspanne zu transferieren sind. Bei einem entsprechenden internen Aufbau bedeutet das die doppelte Menge an Operationen im Vergleich zur 8-Bit-Maschine. 16-Bit-Prozessoren geben dem Programmierer einen größeren Rahmen bei der Codierung und führen vergleichbare Operationen in weniger als der halben Zeit im Vergleich zu einem 8-Bit-Mikroprozessor aus.

Zugriff auf Speicher

Benutzer von 8-Bit-Mikroprozessoren konnten sich zunächst nicht vorstellen, mit welchem Programm man einen Speicherumfang von 64 KByte füllen kann. Viele Systeme hatten früher nicht mehr als 8 KByte ROM und RAM. Als aber mit der Zeit immer mehr Software zur Verfügung stand, waren 64 KByte der Standard für die Speicherkapazität. 16-Bit-Mikroprozessoren stellen in dieser Beziehung noch mehr Ansprüche.

Als der MC68000 entwickelt wurde, war bereits klar, daß ein Adreßbereich von 64 KByte sehr schnell eine Begrenzung darstellt. Jedes zusätzliche Bit für die Adressierung verdoppelt den Speicherbereich, auf den der Prozessor zugreifen kann.

Es gibt verschiedene Techniken, wie man die Grenzen eines 16-Bit-Adreßbereichs überwinden kann (Bild 3). Beispielsweise kann man den 16 Adreßbits zusätzliche Bits hinzufügen. Diese befinden sich üblicherweise in einem Register, das die Bezeichnung "Page-Register" trägt. Man nennt die Zugriffsmethode "Paging", weil man immer auf einer bestimmten "Seite" (englisch: Page) arbeitet. Bei früheren Computern mußte diese Seite per Hand eingestellt werden, die unteren 16 Bit der Adresse sind im Befehl oder in Registern enthalten.

Das Paging hat den Vorteil, daß es im Prozessor sehr einfach zu implementieren ist. Im Vergleich zur 16-Bit-

Adressierung ist keine Schaltungsänderung notwendig, weil die gesamte Erweiterung lediglich im Hinzufügen der Bits besteht. Ein weiterer Vorteil ist, daß der Code weiterhin sehr kurz bleibt, weil lediglich 16 Adreßbits in den Befehlen enthalten sein müssen.

Allerdings gibt es auch Nachteile: Ein Programmierer ist auf den Zugriff von nur einer bestimmten Seite im Speicher beschränkt, die im Page-Register angegeben ist. Um sicherzugehen, daß auch die richtige Seite in Benutzung ist, muß geprüft werden, welchen Inhalt dieses Register hat. Dies bedeutet einen gewissen Aufwand für den Programmierer sowie zusätzlichen Code für die Software. Der zusätzliche Code liegt vom Umfang her in der Größenordnung wie die eingesparten Bits bei der Adressierung.

Eine Möglichkeit, die Begrenzung auf eine Seite zu verhindern, ist, mehrere Page-Register vorzusehen. Weitere Merkmale, die davon betroffen sind und die festlegen, welches Register während eines bestimmten Buszyklus aktiv ist, sind z. B. Instruction-Fetch, Data-Read/Write sowie Stack-Access. Während mit zusätzlichen Registern dem Programmierer der Zugriff auf mehr als eine Seite ermöglicht wird, gibt es allerdings nur lediglich eine verfügbare Seite pro Zugriffsart.

Einige Nachteile des Paging lassen sich mit bestimmten Erweiterungen vermeiden. Die Segmentierung, z. B. arbeitet nach dem gleichen Grundprinzip. Der wichtigste Unterschied bei der Segmentierung ist, daß die Page-Nummer eine Segment-Nummer wird und die Segment-Nummer zur 16-Bit-Grundadresse hinzuaddiert wird. Allerdings ist hier auch erforderlich, daß der Programmierer überprüft, ob das gewünschte Segment geladen ist. Jedes Segment ist auf nur 64 KByte begrenzt.

Für den Programmierer ist die einfachste Art der Adressierung die direkte Adressierung jedes Speicherplatzes. Dabei spielt es keine Rolle, ob die gewünschten Daten erst kürzlich benutzt worden waren, oder ob sie weit entfernt sind. Der Programmierer hat einen Überblick über die Daten, das bedeutet, die Spezifizierung ist sehr einfach.


Wenn man über den Adreßumfang eines Prozessors hinaus auf Speicher zugreifen will, ist irgendeine Methode der Speicherverwaltung notwendig. In komfortablen Systemen werden verschiedene Speicherblöcke dynamisch zugeordnet oder angesteuert. Dies erfolgt auch, um gewisse Bereiche schützen zu können, die als Arbeitsbereich vor dem Zugriff anderer Benutzer sicher sein müssen. Das bedeutet, daß eine separate Speicherverwaltungseinheit (MMU – Memory Management Unit) in Zusammenhang mit dem Betriebssystem aus den vorliegenden Informationen die "richtige" Adresse erzeugt. Diese Technik sieht vielleicht ähnlich wie Paging oder Segmentierung aus, erfolgt aber aus einem ganz anderen Grund und auch nach einem anderen Verfahren. Der Programmierer von Anwendungssoftware sieht nichts von der Speicherverwaltung und schreibt seinen Code so, als stände ihm der gesamte Speicher zur Verfügung.

Um den Speicherbereich für den MC68000 zu erweitern, wählte man zwar nicht die am einfachsten auf dem

Chip zu implementierende Methode, sondern diejenige, die am einfachsten zu verwenden ist, nämlich einen linearen Adreßbereich. Dieser ist nicht durch irgendwelche Paging-, Segmentierungs- oder Bank-Verfahren unterteilt. Es handelt sich um eine sehr einfache Adressierungsart, die wenig Aufwand für den Programmierer bedeutet, wobei sehr vorteilhafte Operationen, z. B. Speicherverwaltung, durchaus möglich sind.

Eine lineare Adresse umfaßt z. B. 32 Bit. Der Adreßbereich ist nicht in Blöcke aufgeteilt; er ist kontinuierlich. Ein Zugriff auf eine solche Adresse erfolgt mit Hilfe von 32 Bit im Befehl oder unter Verwendung eines einzigen Adreßregisters. Zur Vereinfachung kann man auch im Falle, daß die oberen 16 Bits der Adresse alle auf 0 oder auf 1 gelegt sind, eine 16-Bit-Adresse verwenden. Auf diese Weise greift der MC68000 auf Speicher- und E/A-Adressen zu.

Wie groß sollte der Adreßbereich für einen 16-Bit-Mikroprozessor sein? "Natürliche" Adreßwortlängen sind 16, 24 oder 32 Bits bzw. 2, 3 oder 4 Byte. Wenn man sich überlegt, welchen Umfang zukünftige Mikroprozessorsysteme annehmen können, wird klar, daß sogar die



16 MByte, die sich mit einer 24-Bit-Adresse erreichen lassen, nicht alle Anforderungen erfüllen.

Obwohl 32 Adreßbits, die 4 GByte Speicherkapazität erreichen können, sehr umfangreich zu sein scheinen, wählten die Entwickler des MC68000 einen virtuellen Adreßbereich von 32 Bits.

In bezug auf die praktische Realisierbarkeit sind 32 Adreßanschlüsse jedoch relativ viel. Vor 1980 kannte man kaum integrierte Schaltungen, die mehr als 40 Anschlüsse besaßen, denn üblicherweise verwendete man das Dual-In-Line-Gehäuse. Anfang der 80er Jahre benötigte man nur bei wenigen Systemen Adreßbereiche

von mehr als 16 MByte, so daß man sich entschloß, lediglich 24 Adreßbits nach außen zu führen. Auf diese Weise läßt sich die Zahl der Anschlüsse verringern, so daß sich der MC68000 in einem 64poligen Gehäuse unterbringen läßt. Allerdings sind alle 32 Adreßleitungen im Prozessor vorhanden.

Viele Register erleichtern die Programmierung

Nachdem der Adreßbereich des Speichers festgelegt war, konnte man den Aufbau der Register des neuen Prozessors festlegen.

Die Konfiguration von Registern in einem Prozessor spielt eine wichtige Rolle, weil Daten für die Verarbeitung aus dem Speicher dorthin transferiert werden müssen, was eine gewisse Zeit in Anspruch nimmt. In der Regel müssen Daten mehrmals nacheinander verarbeitet werden, bevor ein Resultat feststeht. Vielfach werden auch verschiedene Teile der Daten miteinander kombiniert. Diese praktischen Erfahrungen führten dazu, daß auf dem Chip Register vorgesehen wurden, die die schnelle Manipulation von häufig benutzten Daten erlauben.

Das Laden und Sichern von Registerinhalten ist normalerweise eine unproduktive Tätigkeit. Die erforderliche Zeit, die nötig ist, um Daten in ein Register auf dem Chip zu bringen, hängt davon ab, was mit den Daten zu geschehen hat. Je mehr Register auf dem Chip zur Verfügung stehen, desto wahrscheinlicher ist es, daß schon in den Registern befindliche Daten für die nächste Operation benötigt werden, so daß kein Rücktransfer zum Speicher erforderlich ist.

Die interne Abarbeitung von Befehlen im Mikroprozessor legt fest, ob sich ein bestimmter Baustein mehr oder weniger zur Programmierung eignet. Befehle können entweder in sogenannten Spezialregistern ("Dedicated Registers") oder in allgemeinen Registern (General Registers) abgearbeitet werden. Jede dieser beiden Methoden hat Vor- und Nachteile.

In einem Mikroprozessor mit Spezialregistern enthält der Befehl neben den Daten die Adresse eines speziellen Registers, in dem die Verarbeitung stattfinden soll. Diese Register sind mit der speziellen Instruktion verkettet. Der Befehl "ADD" nimmt beispielsweise nur eine Addition im Register A vor. Wenn der zu addierende Wert nicht im Register A gespeichert ist, muß er zunächst dort hingebracht werden. Davor muß man allerdings den Inhalt von A sichern. Dies alles ist mit sehr großem Aufwand verbunden, der vergleichbar mit dem ist, der bei einer zu geringen Anzahl von Registern anfällt.

Man muß das mit einem Prozessor vergleichen, der allgemein zugängliche Register benutzt. Bei einer solchen Maschine kann der Befehl ADD in jedem der internen Register ausgeführt werden. Dazu muß der Befehl eine Information enthalten, der das Register angibt. Dies geschieht bei der Assemblierung. Wenn der Prozessor vier Register hat, läßt sich die Operation ADD in den Registern A, B, C oder D ausführen, was vom Programmierer festgelegt ist.

Wenn sich der zu addierende Wert im Register C befindet, weist der Programmierer ganz einfach C als Operandenregister zu. Der Inhalt muß nicht transferiert werden, außerdem ist kein Registerinhalt zu sichern. Eine solche Maschine ist daher wesentlich einfacher zu programmieren und arbeitet schneller bei der Ausführung einer bestimmten Operation.

Die einfache Programmierung muß man allerdings mit einem Nachteil erkaufen: Die Auswahl des Registers erfordert einige Bits im Op-Code, so daß dieser länger wird. Außerdem ist es schwieriger, eine Schaltung mit verschiedenen Registern zu implementieren, weil es eine gewisse Zeit erfordert, festzulegen, welches Register benutzt werden soll. Die zusätzliche Zeit und der Mehraufwand zahlen sich allerdings durch die höhere Flexibilität bei der Programmierung wieder aus.

Aus diesem Grund wurde der MC68000 mit universellen Registern konzipiert. Jeder Befehl läßt sich in Zusammenhang mit jedem Register als Ursprungs- oder Bestimmungsort benutzen oder als Pointer in Zusammenhang mit jeder zulässigen Adressierungsart. Dieser hohe Grad an Flexibilität gibt den Programmierern alle Möglichkeiten zur Anordnung von Daten und Pointern. Wenn man die Benutzung von Registern untersucht, zeigt sich, daß sie in der Regel einem von zwei Zwecken dienen: Sie enthalten entweder die Daten für eine bestimmte Manipulation oder eine Adresse, die auf einen Speicherplatz hinzeigt. Die Verwendung eines Registers unterscheidet sich bei diesen beiden Möglichkeiten. Wenn Daten in oder aus dem Register transferiert werden oder eine Manipulation im Register vorgenommen wird, sind alle Arten an Bedingungsinformation von der Operation wichtig. Daher müssen alle "Condition Codes" nach der Operation richtig gesetzt sein. Auf diese Weise lassen sie sich zur Verzweigung oder in Zusammenhang mit anderen Datenoperationen verwenden.

Auf der anderen Seite läßt sich eine Adresse in einem Register ablegen oder von dort herholen, wobei eine Modifizierung, z. B. Inkrementierung oder Dekrementierung möglich ist. Manchmal ist es wichtig, ob ein Übertrag aus der ALU kommt oder ein Resultat negativ ist. In der Praxis zieht ein Programmierer die Manipulation einer Adresse vor, die keinen Einfluß auf die Condition-Codes hat. Manchmal benötigt man mitten in einer komplexen Datenoperation eine neue Adresse oder muß eine Adresse inkrementieren. Dabei ist es unerwünscht, daß im Zuge dieser Aktion die Condition-Codes sich verändern.

Aus diesem Grund gibt es zwei Grund-Registertypen: Datenregister (D0...D7) und Adreßregister (A0...A7). In einem Datenregister betrifft jede Operation die Condition-Codes des Mikroprozessors. Dagegen werden in einer Operation des Adreßregisters die Condition-Codes nicht beeinflußt, die Codes von vorhergehenden Datenoperationen sind gesichert. Auf diese Weise lassen sich Adreß- und Index-Pointer-Veränderungen durchführen, auch wenn sie mitten in komplexen Datenoperationen erforderlich werden.

Wie viele Register sollten vorgesehen sein und welche Größe sollten sie haben? Je mehr Register zur Verfügung stehen, desto besser ist das für den Programmierer. Andererseits steigt der Preis des Chips mit wachsender Registerzahl und der dafür erforderlichen Steuerschaltung. Zwischen diesen beiden Forderung muß ein guter Kompromiß gesucht werden.

Zwei Register sind zu wenig, vier sind sehr gut und eine komplexe Routine, die mehr als acht verschiedene Pointer benötigt, ist kaum vorzustellen. Die Codierung von acht Registeradressen erfordert drei Bits. Dieser Umfang ist durchaus vertretbar, so daß man beim MC68000 acht Adreßregister und dazu acht Datenregister vorsah.

Mit den 16 zur Verfügung stehenden Registern, von denen jeweils die Hälfte für Daten und die andere Hälfte für Adressen vorgesehen ist, wird wohl kaum die Notwendigkeit für Zwischenspeichern eines Registerinhaltes erforderlich werden. Die Manipulation von Speicherpointern in den Adreßregistern beeinflußt außerdem nicht die laufende Berechnung der Daten. Auf diese Weise ist der MC68000 einfach zu programmieren.

Es wurde bereits erwähnt, daß der MC68000 Adressen von einer Breite von 32 Bit verarbeiten kann. Jeder, der jemals 8-Bit-Mikroprozessoren mit 8-Bit-Akkumulatoren und 16-Bit-Indexregistern programmiert hat, kennt die Schwierigkeiten mit den beiden unterschiedlichen Wortbreiten. Nachdem man erst einmal herausgefunden hat, wie man den 16-Bit-Wert in die beiden 8-Bit-Akkumulatoren bringt, steht man vor Problemen, die bei dem Versuch entstehen, arithmetische Überträge von der unteren zur oberen Hälfte des Wertes zu bringen.

Diese Erfahrung führte beim Entwurf des MC68000 dazu, daß die Adreßregister und die Datenworte gleiche Breite aufweisen. Um einen linearen virtuellen 32-Bit-Adreßbereich verwalten zu können, muß der MC68000 über 32-Bit-Adreßregister verfügen. Man erwartet von einem 16-Bit-Mikroprozessor, daß er 8- und 16-Bit-Daten verarbeitet. Warum sollte er dann auch 32-Bit-Daten verarbeiten? Ganz offensichtlich müssen Adressen dieser Größe behandelt werden. Viele Entwickler haben die Erfahrung gemacht, daß die Möglichkeit, mit einem 8-Bit-Mikroprozessor auch 16-Bit-Daten zu verarbeiten, sehr hilfreich ist, insbesondere bei anspruchsvollen Anwendungen. Genauso wie 8-Bit-Prozessoren für die Verarbeitung von 16-Bit-Operanden erweitert wurden, besteht die Notwendigkeit von 32-Bit-Operationen bei 16-Bit-Computern.

Wenn erst einmal wenige 32-Bit-Operationen in einem Mikroprozessor zur Verfügung stehen müssen, wünscht ein Anwender diese Wortbreite auch für alle anderen Operationen. Wenn eine Multiplikation ein 32-Bit-Ergebnis erzeugt, muß man, um mit diesem Ergebnis etwas anfangen zu können, andere 32-Bit-Operationen vorsehen. Aus diesem Grund entschied man sich, daß die Datenregister eine Breite von 32 Bit aufweisen sollen und daß Operationen mit allen 32 Bits in einem einzigen Befehl zu erledigen sind.

Drei Arithmetikeinheiten

Nach sorgfältiger Analyse der Anforderungen an einen modernen Prozessor kam man auf eine Architektur mit drei separaten Arithmetikeinheiten, die parallel arbeiten können. Der Prozessor MC68000 verfügt zunächst über eine 16-Bit-ALU, die die gesamten Datenberechnungen durchführt. Bei den beiden anderen ALUs handelt es sich ebenfalls um 16-Bit-Ausführungen. Sie werden für die verschiedenen Adreßberechnungen in Zusammenhang mit Operanden benötigt. Dies ist sinnvoll, weil alle Adressen eine Breite von 32 Bit haben. Eine effektive Adresse (EA) ist das Resultat einer Berechnung, die sich aus der gewählten Adressierungsart des Prozessors ergibt. Weil bei der Bestimmung der EA ein merklicher Anteil der Gesamtzeit für den Befehl benötigt wird, ist es wichtig, diesen Vorgang möglichst schnell auszuführen.

Aus diesem Grund lassen sich auf diese Weise gleichzeitig eine 32-Bit-Adresse und ein 16-Bit-Datum berechnen. Dies beschleunigt die Verarbeitung einer Instruktion merklich.

Der Prozessor MC68000 verarbeitet auch 32-Bit-Daten. Dies erfolgt normalerweise mit Hilfe von zwei Durchläufen mit 16-Bit-Daten, und zwar eine obere Worthälfte und eine untere Worthälfte. Dies macht sich in der Verarbeitungsgeschwindigkeit bemerkbar.

"Prefetch-Queue"

Eine andere Möglichkeit, den Prozessor MC68000 schneller zu machen, ist die sogenannte "Prefetch-Queue". Es handelt sich um eine Warteschlange für das vorgezogene Holen des Befehls, die wesentlich intelligenter als bisherige Techniken dieser Art ist. Die Steuerung erfolgt in Abhängigkeit des Inhaltes im Befehlsstrom.

Die Prefetch-Queue ist eine sehr effektive Möglichkeit, die Leistung des Mikroprozessors zu erhöhen. Mit ihr versucht man, möglichst viele Informationen über den Befehl verfügbar zu haben, bevor dieser ausgeführt wird. Der Mikroprozessor benutzt dazu einen sonst leeren Datenbus, um die Instruktion vorbereitend zu holen.

Der Bereich des Speichers, aus dem die Instruktionen geholt werden, der Programmbereich, enthält Op-Codes und Adressierungsinformationen.

In der Prefetch-Queue ist genug Information enthalten, um eine Instruktion auszuführen, die nächste zu decodieren und die darauf folgende Instruktion aus dem Speicher zu holen – und das alles gleichzeitig.


In bezug auf die Befehlssequenzen ist die Queue variabel. Damit soll verhindert werden, daß unnötig Zeit vergeht. Wenn beispielsweise ein Befehl zum bedingten Sprung erkannt wird, ist der Prozessor bereits auf die Verzweigung vorbereitet, wenn die Entscheidung fällt. Die Warteschlange versucht, sowohl den Op-Code nach dem Verzweigungsbefehl sowie den Op-Code am berechneten Verzweigungsziel zu erhalten. Wenn dann die Condition-Codes verglichen sind und eine Entschei-

dung gefallen ist, ob ein Sprung ausgeführt werden soll, beginnt der Prozessor direkt mit der Decodierung der betreffenden Instruktion. Der überflüssige Op-Code wird ieweils ignoriert.

Man kann die Prefetch-Queue auch in vielen anderen Sonderfällen benutzen. Ein Beispiel ist die Beschleunigung der wiederholten "Move-Multiple-Register"-Instruktion, bei der sich aufeinander folgende Daten-Transfers schneller ausführen lassen. Die Prefetch-Queue führt dazu, daß viele Instruktionen genau in der Zeit ausgeführt werden, die benötigt wird, um den Op-Code aufzunehmen (das ist in Wirklichkeit die Zeit, um den nächsten Op-Code vorbereitend zu holen).

Mikrocodierung

Eine weitere wichtige Entscheidung bei der Entwicklung des MC68000 war, ob man eine sogenannte Random-Logik oder eine mikrocodierte Struktur benutzt. Beide Techniken haben ihre Vor- und Nachteile. Frü-



here Mikroprozessoren waren zum größten Teil mit Random-Logik aufgebaut. Die modernen Techniken der Hochintegration (VLSI) sowie die zunehmende Komplexität der Chips lassen aber die Mikrocodierung günstiger erscheinen.

"Random-Logik" bedeutet, daß ein Mikroprozessor oder ein anderer Logikbaustein aus diskreten Funktionselementen, z. B. Gattern, Puffern und Transistoren, aufgebaut ist. Hierbei sind nur die Elemente erforderlich, die auch wirklich benötigt werden. Es gibt keine unbenutzten Gatter oder doppelte Schaltungsteile. Ein solches Konzept führt zu sehr dicht gepackten Schaltungsaufbauten, die auch sehr schnell arbeiten können.

Die Schwierigkeit bei einem solchen Konzept ist bei wachsender Komplexität die Planung und das Layout der Funktionselemente und Signalleitungen. Das bedeutet, daß ungeheuer viel Zeit für die Entwicklung solcher Schaltungen erforderlich wird.

Ein anderes Problem bei dieser Art Schaltungstechnik ist die Durchführung der Erprobungsphase und von Tests. Bevor eine Schaltung in Silizium realisiert wird, muß sie eine Erprobungsphase durchlaufen, die als Simulation auf einem Computer durchgeführt wird. Bei einer Random-Logik-Schaltung muß der gesamte Bau-

stein simuliert werden, um sicherzustellen, daß alle Kombinationen der Signale definiert arbeiten.

In ähnlicher Weise muß, wenn die Schaltung als Siliziumbaustein vorliegt, ein Test vorgenommen werden, der bei einem Random-Logik-Chip sehr schwierig ist. Weil man auf viele Bereiche des Chips nur über lange sequentielle Befehlsreihen zugreifen kann (die Anzahl der Gehäusestifte ist ja begrenzt), kann es vorkommen, daß gewisse Fehler nicht direkt erkannt werden.

Hier bietet sich die Möglichkeit der Mikroprogrammierung zur Lösung des Problems an. Ein Mikroprozessor mit Mikroprogrammierung besitzt einen Sequenzer, der den Datenfluß durch die verschiedenen Funktionsgruppen (ALU, Register, Condition-Flags, Schieberegister, Busse usw.) entsprechend der mikroprogrammierten Befehle leitet. Jeder Befehl hat seine eigene Mikroroutine, d. h. Sequenz von Mikrowörtern, die die dazugehörenden Daten zur entsprechenden Funktionsgruppen in der richtigen Reihenfolge leitet. Auch bedingte Sprünge und Verzweigungen sind möglich.

Mikrocodierung einer komplexen Schaltung erleichtert den Entwurf, weil sie dazu führt, daß die Schaltung modular strukturiert ist. Benötigt werden ein Controller, ein Mikroprogramm-Block sowie die Elemente, durch die die Daten fließen. Jedes dieser Elemente läßt sich mit individuellen Ein- und Ausgängen ausstatten und daher unabhängig aufbauen und testen. Daher hat die Mikrocodierung zu einer wesentlichen Vereinfachung des Entwurfprozesses geführt.

Ein anderer Vorteil der Mikrocodierung ist die große Flexibilität beim Betrieb der Schaltung. Die Mikrowörter erlauben mehr Kombinationen der einzelnen Ein- und Ausgänge als eine herkömmliche Random-Logik. Insbesondere für den Entwickler von ICs ist die Mikrocodierung interessant, denn Änderungen bestehender Chipentwürfe sind wesentlich einfacher durchzuführen.

Änderungen in letzter Minute möglich

Bei der Herstellung der ICs lassen sich die Mikrobefehle praktisch bis zu dem Zeitpunkt ändern, bevor die Masken für die Herstellung der Halbleiterstruktur fertiggestellt sind. Die Modifizierung einer kleinen Einzelheit im Betriebsablauf bedeutet lediglich das Ändern einiger weniger Bits im Mikrocode-ROM.

Der Nachteil mikrocodierter Schaltungen liegt im modularen Aufbau begründet, für den wesentlich mehr Transistoren und damit eine größere Fläche der integrierten Schaltung erforderlich ist. Im Vergleich zur herkömmlichen Logik rechnet man mit etwa 20 % mehr Chipfläche. Allerdings wird dieser Nachteil von den eben beschriebenen Vorteilen bei weitem aufgewogen, insbesondere seitdem die Probleme moderner hochintegrierter Schaltungen beherrscht werden.

Es gibt zwei Arten der Mikroprogrammierung: horizontale und vertikale (Bild 4). Bei der horizontalen Mikrocodierung handelt es sich um die direktere Art. Sie ist nicht codiert, so daß z. B. ein Bit in jedem



- jetzt auch in CMOS
- Shrink Package
- Plastik
- mächtiger Befehlssatz



A World Leader in Technology

Hitachi Electronic Components Europe GmbH Hans-Pinsel-Straße 10A · 8013 Haar b. München Tel. 089/46 14-0 · Tx. 522 593 · Fax 089/46 31 51

Vertriebsbüros

Neuss: Breslauer Straße 6 + 4040 Neuss 1 + Tel.: 0 21 01/15 00 27-29
Stuttgart: Fabrikstraße 17 + 7024 Filderstadt 4 + Tel.: 07 11/77 20 11
München: Hans-Pinsel-Str. 10A + 8013 Haar + Tel.: 089/46 14-0

PLZ 2+3 Henskes GmbH, Tel. 05 11/45 60 82 PLZ 4+5 H. M. Müller. Tel. 02 02/42 60 16 PLZ 6+7+8 MSC, Tel. 0 72 49/70 75

PLZ 7 Ditronic GmbH, Tel. 07 11/72 00 10

PLZ 8 Data Modul GmbH, Tel. 089/56 01 70

Schweiz

Fenner Elektronik AG, Tel. 061/98 22 02

Österreich

Ing. Ernst Steiner, Tel. 02 22/8 27 47 40

Mikrowort ein Register freigibt. Bei 16 Registern sind daher 16 Bit Mikrocode erforderlich. Horizontale Mikrowörter werden relativ lang, sie erfordern daher größere Chips und höhere Kosten.

Kompakter, allerdings auch etwas langsamer ist die vertikale Mikrocodierung. Hier werden die Steuerfunktionen codiert, so daß lediglich 4 Bit für die Auswahl von einem aus 16 Registern erforderlich sind. Die vertikale Mikroprogrammierung benötigt wenigstens eine Gatterebene zur Decodierung der Signale. Dieses wiederum bedeutet, daß sich die Verarbeitung verzögert.

Beim MC68000 entschloß man sich zur Mikrocodierung. Im Nachhinein war dies eine richtige Entscheidung. Die ersten Chips arbeiteten seinerzeit bereits zufriedenstellend, so daß sich die wichtigsten Schaltungsteile testen ließen. Die darauf folgenden Modifizierungen waren in der Regel lediglich Korrekturen des Mikrocodes.

Um sowohl die Vorteile der horizontalen als auch der vertikalen Mikrocodierung nutzen zu können, entschloß man sich, eine Kombination aus beiden zu nehmen. Man entwickelte einen sogenannten "Mikrocode" und einen "Nanocode". Beim Mikrocode handelt es sich um eine Serie von Pointern, die auf bestimmte Mikro-Subroutinen des Nanocodes zeigen. Letzterer übernimmt die eigentliche Steuerung und Auswahl der Register sowie Funktionen und sorgt für die Weiterleitung der Resultate. Eine solche Kombination ist sehr effektiv, weil der größte Teil des Codes gewisse Routinen gemeinsam benutzen kann, wobei die Individualität verschiedener Instruktionen nicht verlorengeht.

Die Decodierung eines Op-Codes erzeugt die Startadresse im Mikrocode für den Operationstyp und die Adressierungsart. Der Abschluß einer Instruktion gibt die Möglichkeit frei, Interrupts entgegenzunehmen oder ermöglicht Zugriff auf die Prefetch-Queue für den nächsten Op-Code. Die Prefetch-Queue benötigt den Bus in 85...95 % der Zeit, das heißt der Bus ist lediglich 5...15 % der Zeit unbenutzt.

2 Daten-Verschiebung, arithmetische und logische Befehle

Um die Befehle des MC68000 bis ins Detail verstehen zu können, empfiehlt es sich, das Benutzerhandbuch genau zu studieren. In diesem Beitrag soll ein genereller Überblick über die Befehle gegeben werden. Anhand von speziellen Beispielen erkennt man die Leistung des Befehlssatzes.

Befehlsformat und Adressierungsarten

Bevor auf die Befehlsarten eingegangen werden soll, zunächst ein Blick auf Befehle in Assemblersprache. Tabelle 1 zeigt ein allgemein übliches Befehlsformat und die Auswahlmöglichkeiten, die zur Verfügung stehen. Zunächst wählt man einen der verschiedenen Mikroprozessorbefehle, z. B. eine Addition (ADD), Vergleich (CMP), arithmetischer Schiebevorgang links (ASL) oder Daten-Verschiebung (MOV). Wenn es sich um einen Datenverarbeitungsbefehl handelt, besteht beim MC68000 die Möglichkeit, diese mit 8, 16 oder 32 Bit auszuführen. Die Auswahl erfolgt durch folgenden mnemonischen Code "B", "W", "L" (Byte, Wort, Lang-Wort). Wenn keine Größe spezifiziert ist, geht der Assembler von einer 16-Bit-Operation aus.

Bei einer Datenoperation gibt es eine oder mehrere Möglichkeiten, das heißt Adressierarten für den einen oder die zwei Operanden, die für die Instruktion erforderlich sind. In der Praxis kann man eine aus 14 verschiedenen Betriebsarten auswählen, dabei steht in den meisten dieser Fälle eine von acht Adreßregistern zur Verfügung. Bei vielen Operationen muß auch noch eine zweite Adressierart gewählt werden, was üblicherweise die Auswahl eines der acht Datenregister beinhaltet. Für die Daten-Verschiebungsbefehle ist jede Adressierungsart zulässig.

Alle Befehle des MC68000 sind mit den 16 Bits des Op-Codes definiert. Abhängig vom Befehl oder der Adressierart können zusätzliche Erweiterungswörter dem Op-Code folgen. Diese bestehen aus zusätzlicher Adressierungsinformation. Die Gesamtlänge eines Befehls kann bis zu 10 Byte betragen. Weil ein Befehl immer ein Mehrfaches von 16 Bit lang ist, beginnt jede Instruktion bei einem gradzahligen Byte.


Am häufigsten bei jeder Prozessoranwendung ist die Verschiebung von Daten. Andere Mikroprozessoren verschieben ihre Daten mit den Befehlen Load, Sore, Push, Pull, Pop sowie Ein-/Ausgabe-Instruktionen. Das wesentliche dabei ist das Verschieben der Daten von einem zu einem anderen Ort. Es spricht also nichts dagegen, diesen Vorgang mit "MOVE" zu bezeichnen. Dies trägt auch zur Erleichterung des Verständnisses bei.

Die verschiedenen MOVE-Befehle

Die MOVE-Instruktion kann 8-, 16- oder 32-Bit-Daten von praktisch jedem Ort zum beliebigen anderen Ort transferieren. Ein breites Spektrum an Adressierarten

Tabelle 1. Allgemeines Format für 68000-Befehle

Befehlsfor	mat:
Mnemo-Co	ode . Größe Quelle , Bestimmungson
leispiel:	
ADD.L	D1,D2
MOVE.B	#15,-1(A0)
ADD	D1,D2 (Vorausgesetzt Größe: W)
BGE	L00P1 (nur ein Argument)
RTS	(keine Argumente)
rklärung:	
Mnemo-Co	ode: Abkürzung für Befehle
Größe:	.B — Byte (8 Bit)
	.W – Wort (16 Bit)
	.L – Langwort (32 Bit)



sowie Register, die als Ursprung und Bestimmungsort in Frage kommen, decken alle Möglichkeiten ab. *Tabelle 2* zeigt die verschiedenen Kombinationen für den Typ MC68000 im Vergleich zur 8086-Familie.

Was kann man mit diesen Möglichkeiten tun? Zunächst lassen sich Daten zwischen Registern kopieren, aber auch Daten von einem Register in einen Speicher bringen, in dem man Speicher-Adressierarten nutzt. Viele Mikroprozessoren ermöglichen lediglich den Transfer von Daten vom "Top" des Stacks oder von einem Register. Was kann man tun, wenn man die Daten an einer anderen Stelle im Speicher benötigt? Dazu ist ein zweiter Befehl notwendig. Beim MC68000 gibt es in dieser Beziehung keine Probleme: Man kann die Daten des "Top-of-Stack" zu oder von jedem Register, einem anderen Stack, einer Warteschlange, einem Speicherplatz oder sogar E/A-Anschluß transferieren, und das alles in einer einzigen Bewegung. Möglich wird dies dadurch, daß man eines der acht Adreßregister als Stack-Pointer verwenden kann. Dies erlaubt den Aufbau von nicht weniger als acht unterschiedlichen Stacks,

ohne daß die Register in den Speicher umgeladen werden müssen.

Datenverschiebungen zwischen zwei Speicherplätzen sind ebenfalls möglich. Es gibt zehn verschiedene Speicher-Adressierarten zur Auswahl des Quellen-Operanden und sieben für den Bestimmungsort. Jede Adressierart kann dazu jedes beliebige der acht Adreßregister verwenden, so daß sich die Vielseitigkeit dieser MOVE-Befehle noch erweitert.

Wenn man einmal zusammenrechnet, wie viele Möglichkeiten es gibt, Daten in den MC68000 zu bekommen, kommt man auf 34 888 unterschiedlichen Versionen, die jeweils für 8-, 16- oder 32-Bit-Daten zu nutzen sind.

Zu den übrigen Daten-Verschiebungsbefehlen gehört z.B. "SWAP", mit dessen Hilfe sich der Inhalt von zwei Daten- und/oder Adreßregistern austauschen läßt. Mit "MOVE SR" (Status-Register) läßt sich der Inhalt des Status-Registers lesen oder modifizieren.

Der MC68000 ist, wie bereits erwähnt, direkt zum Anschluß an die 8-Bit-Peripherieeinheiten aus der MC68000-Familie ausgelegt. Um dieses zu erleichtern, ist im Befehlssatz des MC68000 die Instruktion "MOVEP" (Move Peripheral) vorgesehen.

Bild 5 zeigt die Funktionsweise. In der Regel muß man ein Register setzen, um die Peripherieeinheit für den Betrieb vorzubereiten. Dazu ist ein 8-Bit-Peripheriebaustein entweder an der oberen oder unteren Hälfte des 16 Bit breiten Datenbusses anzuschließen. Dies bedeutet, daß die Register, die mit dem Peripheriebaustein verbunden sind, innerhalb des Speicheradreßbereiches des MC68000 als aufeinanderfolgende geradzahlige oder ungeradzahlige Adressen erscheinen. Der Befehl MOVEP schiebt entweder 16 oder 32 Bit eines vorgegebenen Datenregisters aus dem Speicher in 8-Bit-Blöcken, beginnend an einer bestimmten Adresse. Die Adressen für die darauffolgenden Bytes werden um zwei erhöht. Damit ist es möglich, daß die 2 oder 4 Byte zu den richtigen Portadressen gelangen und daß nicht

Tabelle 2. Adressierungsarten für die Prozessoren MC68000 und 8086

		Destination #Optionen	Dn 8	An 8	(An) 8	(An)+ 8	-(An) 8	d16(An) 8	d8(An,Xn) 128	Abs.W N/A	Abs.I N/A
Source	#Optionen										
Dn	8		MI	MI	MI	M	M	MI	MI	MI	M
An	8		MI	MI	MI	M	M	MI	MI	MI	M
(An)	8		MI	MI	MI	M	M	M	M	M	M
(An)+	8		M	M	M	• M	M	M	M	M	M
-(An)	8		M	M	M	M	M	M	M	M	M
d16(An)	8		MI	MI	M	M	M	M	M	M	M
d8(Àn,Xn)	128		MI	MI	M	M	M	M	M	M	M
Abs.W	N/A		MI	MI	M	M	M	M	M	M	M
Abs.L	N/A		M	M	M	M	M	M	M	M	M
d16(PC)	1		M	M	M	M	M	M	M	M	M
d8(PC,Xn)	16		M	M	M	M	M	M	M	M	M
Immediate	1		M	M	M	M	M	M	M	M	M

Erläuterungen:

"M" bedeutet, daß diese Kombination auf dem 68000 verfügbar ist

"I" bedeutet, daß eine vergleichbare Kombination bei der 8086-Familie verfügbar ist

[&]quot;#Optionen" gibt die Zahl der verschiedenen Adressierungsarten an, die vom 68000 benutzt werden können

weniger als vier Register mit jeweils 8 Bit mit nur einem Befehl geladen werden. Der Befehl MOVEP ist bidirektional, so daß sich Register sowohl laden als auch lesen lassen

Zwei Spezialtypen des MOVE-Befehls sind MOVEQ (Move Quick) und MOVEM (Move Multiple Register). Sehr häufig wird ein Registerinhalt lediglich gezählt oder als Konstante benutzt, mit Werten, die typischerweise relativ klein sind. Der Befehl MOVEQ macht es sehr einfach, ein Register auf solche Werte einzustellen. MOVEQ nimmt jeden 8-Bit-Immediate-Wert mit Vorzeichen zwischen -128 und +127, erweitert das Vorzeichenbit, so daß die Zahl als 32-Bit-Zahl korrekt interpretiert wird und lädt diese anschließend in eines der Datenregister. Der Op-Code für MOVEQ umfaßt den 8-Bit-Immediate-Wert, was bedeutet, daß der Mikroprozessor die Operation sehr schnell ausführen kann. Weil der kleine Immediate-Wert Teil des MOVEQ-Op-Codes selbst ist, ist dieser Befehl als eigene Adressierart klassifiziert. Sie trägt die Bezeichnung "Quick Immediate".

Üblicherweise muß man bei der Programmierung in Maschinensprache den Inhalt verschiedener Register auf dem Chip sichern, die Register für andere Zwecke benutzen und anschließend den vorherigen Inhalt zurückladen. Dies ist am Anfang oder Ende eines Unterprogramms notwendig, wenn ein Interrupt-Handler abgearbeitet wird, die Tasks geändert werden oder beim Aufruf des Betriebssystems. Für diesen Zweck verfügt der MC68000 über eine sehr hilfreiche Instruktion, die diesen Vorgang in Form einer schnellen, effizienten Operation ausführt. Der Befehl "MOVEM" übernimmt jede Kombination der Inhalte von 16 Daten- und Adreß-Registern und transferiert sie von oder zum Speicher. Dabei ist sichergestellt, daß jedes Register den richtigen Inhalt bekommt. Eine Option des Befehls MOVEM ist, daß entweder die unteren 16 Bits oder alle 32 Bits eines Registers sich transferieren lassen. Ein Beispiel für diesen Befehl ist:

MOVEM.L DO/D4-D7/A4/A5,40(A6)

Dieser Befehl sichert die Registerinhalte, wie das in Bild 6 zu erkennen ist (es werden die Register D0, D4...D7, A4 und A5 in den Speicherbereich gebracht, der bei einer Adresse beginnt, die sich aus dem Registerinhalt A6 + dem Wert 28 - hexadezimal - ergibt). Die Liste der Register, die zu transferieren ist, wird kompakt in einen 16-Bit-Wert codiert, der dem MOVEM-Op-Code-Wort folgt. Ein "ON"-Bit zeigt, daß das entsprechende Register zu transferieren ist. Die Instruktion MOVEM ist nicht nur sowohl kompakt als auch sehr nützlich, sie ist darüber hinaus für die zu übertragende Anzahl von Informationsbytes sehr schnell.

Orthogonalität

Arithmetische Operationen sind die wichtigsten Befehle in einem Mikroprozessor, denn mit ihnen muß der größte Teil der Arbeit erledigt werden. Die arithmetischen und logischen Instruktionen ermöglichen es einem Programmierer, den Code so zu schreiben, wie er gebraucht wird, ohne daß er die Daten neu anordnen, zusätzliche Daten erfassen oder Dinge in einer unnatürlichen Weise abarbeiten muß. Wie bei vielen anderen Merkmalen des MC68000 ist der Aufbau der arithmetischen und logischen Befehle orthogonal, mehr als bei jedem Mikroprozessor, der vorher auf den Markt kam.




Bild 6. Push-Vorgang für mehrere Register mit der Instruktion MOVEM. Hierbei ergibt sich eine sehr schnelle Methode, bestimmte Registerinhalte im Speicher abzulegen und sie später korrekt wiederzurückzuerhalten, in diesem Fall handelt es sich um die Register D0, D4 bis D7, A4 und A5, deren Inhalt in den Speicherbereich gebracht wird, der mit 91C028 beginnt. Der Befehl lautet: MOVEM. L D0/D4–D7/A4/A5,40 (A6). Für die Ausführung sind 58 Taktzyklen erforderlich

Orthogonalität läßt sich als die Möglichkeit definieren, daß Operationen jede Ressource auf jede Weise nutzen können.

Die arithmetischen und logischen Befehle sind sehr ähnlich in ihrer Funktion, z. B. wie die Condition-Codes verändert werden und welche Auswahl von Adressierungsarten, Register und Operanden-Variablen möglich sind. Der Vorteil dabei ist, daß ein Programmierer bei der Codierung lediglich eine Grundmenge an Regeln beachten muß. Andere Mikroprozessoren schreiben bestimmte Regeln für ähnliche Befehle vor, wodurch die Produktivität eines Programmierers negativ beeinflußt wird.

Alle arithmetischen Doppel-Operanden-Instruktionen sind echte 1½-Adreß-Operationen (d. h. ein Operand kann mit Hilfe einer Speicheradresse spezifiziert werden, aber der andere muß sich in einem internen Register befinden. Das Resultat überschreibt einen Operanden). Auf diese Weise kann man jeden Registerinhalt zu jedem anderen Registerinhalt addieren, eine Konstante zu jedem Registerinhalt, den "Top of a Stack" zu jedem Registerinhalt, einen Wert, der sich im Stack befindet, zu jedem Registerinhalt, einen Tabellenwert zu jedem Registerinhalt, einen Eingabewert von einer E/A-Einheit zu einem beliebigen Registerinhalt oder den Inhalt eines beliebigen Speicherplatzes zu einem beliebigen Registerinhalt seinen Beliebigen Registerinhalt oder Registerinhalt eines

sterinhalt. Die Reihenfolge läßt sich auch umkehren, man kann jeden Registerinhalt zu einem der oben genannten Beispiele addieren (Ausnahmen: Man kann nichts zu einer Konstante addieren und man kann die auf den Programmzähler bezogene Adressierungsart nicht zur Spezifizierung eines Bestimmungsortes benutzen.) Dazu kommt, daß man jeden dieser Befehle mit 8-, 16- oder 32-Bit-Daten benutzen kann.

Arithmetische Befehle

Folgende Typen arithmetischer Befehle sind verfügbar: Addition (ADD), Subtraktion (SUB) und Vergleich (CMP) sind allgemeine 2-Operanden-Befehle. ADDX und SUBX werden benutzt, um mit Zahlen, die länger als 32 Bit sind, zu bearbeiten (das Bedingungsbit X im MC68000 bietet eine ähnliche Funktion, wie ein Carry-Bit bei den meisten anderen Mikroprozessoren). Zwei Multiplikations- und Divisions-Befehle sind verfügbar: vorzeichenbehaftet (MULS und DIVS) für Befehle einfacher Genauigkeit und vorzeichenlos (MULU und DIVU) für Befehle höherer Genauigkeit.

Die Befehle für Negation (NEG) und Löschen (CLR) erfordern lediglich einen einzigen Operand, zur Negation von Werten höherer Genauigkeit kann man NEGX verwenden. Zur Mischung verschiedener Datenwortlängen verfügt der MC68000 über einen Befehl für Vorzeichenerweiterung (EXT), während TST (Test) zur Prüfung auf die Bedingungen positiv, negativ oder Null dient. Eine spezielle Instruktion ist der unteilbare "Testand-Set"-Befehl (TAS), der die Software-Synchronisation in Multi-Prozessor-Operationen sicherstellt.

Eine Variation des ADD-Befehls ermöglicht es dem MC68000, eine Beschränkung zu überwinden, die andere Mikroprozessoren aufweisen. Die normale "1½"-Adreß-Konfiguration der meisten Prozessoren macht es schwierig, konstante Werte (immediate) mit anderen Dingen als Registern zu benutzen. Der MC68000 vermeidet dies mit der ADDI-Instruktion, die es erlaubt, einen konstanten Wert von der Länge Byte, Wort oder Langwort zu einem Operanden im Speicher zu addieren, wobei jede zulässige Adressierungsart benutzt werden kann, die auf eine Speicheradresse zielt.

Der MC68000 hat keine Inkrement- oder Dekrement-Befehle. Warum ist das so? Die Idee, die dahintersteht, ist die gleichartige Behandlung aller Befehle. Ein Inkrementierungsbefehl addiert die Zahl 1 zu einer gewissen Quantität und wird sehr häufig zum Durchgehen einer Tabelle von Byte-Werten benutzt. Der Programmer eines MC68000 möchte häufig 16- oder 32-Bit-Daten manipulieren, wobei allerdings Schritte von zwei oder vier innerhalb der Tabellenadresse erforderlich werden. Die Inkrement- und Dekrement-Befehle wurden daher generalisiert, um sie für alle Datengrößen brauchbar zu machen und trotzdem den Geschwindigkeitsvorteil für einen Befehl, der kein konstantes Argument aufnehmen muß, zu wahren. Man löste dieses Problem mit dem MC68000-Befehl "Schnelle Addition" (ADDQ) und

"Schnelle Subtraktion" (SUBQ), mit denen eine Zahl zwischen 1 und 8 zu oder von jedem Register sowie jedem Speicherplatz addiert bzw. subtrahiert werden kann. Der Befehl führt dies in der kürzesten möglichen Zeit mit Hilfe von 3 Bits innerhalb eines 16-Bit-Op-Codes aus, durch die die Größe des Schrittes festgelegt wird. Auf diese Weise kann man hiermit sehr schnell und einfach einen Adreß-Pointer um 1, 2 oder 4 für 8-, 16- oder 32-Bit-Daten ändern, man kann aber auch Schritte von 3, 5, 6, 7 oder 8 realisieren. Der Effekt ist identisch mit dem Standard-Befehl ADDI, sogar die Codes im Statusregister sind gleich.

Zu den arithmetischen Befehlen gehören EXT, CLR und TEST. Weil drei verschiedene Datengrößen vom MC68000 verwendet werden, soll es einen einfachen Weg zur Veränderung dieser Größe geben. Wenn man lediglich einen Teil von einem Datum (z. B. die unteren Bits eines 32-Bit-Registerinhaltes) verschieben möchte, benötigt man lediglich einen MOVE-Befehl für die richtige Datengröße. Wenn man allerdings ein Datum zu einem Zweier-Komplement mit größeren Abmessungen umwandeln will (z. B. wenn ein 16-Bit-Wert zu einem 32-Bit-Ausdruck gemacht werden soll) dann benötigt mån einen Spezialbefehl. Der Befehl EXT dupliziert die oberen Bitpositionen von 8- und 16-Bit-Daten in die oberen Bereiche jedes Datenregisters, um das Datum auf 16 oder 32 Bit zu bringen. CLR lädt eine entsprechende Menge von Nullen in den Bestimmungsort. TST setzt die Negativ- und Null-Bedingungs-Bits entsprechend der Art des gegebenen Operanden.

Status-Register-Codes und Arithmetik erhöhter Genauigkeit

Was kann man tun, wenn man mit binären ganzzahligen Werten arbeitet und mehr als 32 Bit für seinen Ausdruck benötigt? Beispielsweise, wenn man zwei Zahlen mit 128 Bit (16 Byte) addieren möchte. Wenn beide Zahlen sich in den Registern des MC68000 befinden, sind alle acht Datenregister belegt. Häufiger befinden sich die beiden Zahlen in 16 aufeinanderfolgenden Bytes des Speichers, beginnend mit dem höchstwertigen Datenbyte. Das übliche Verfahren zur Addition solcher Zahlen ist die Addition der beiden niedrigwertigen Bytes, Zwischenspeichern des Übertrages, Addition der nächsthöheren Bytes, Zwischenspeichern des Übertrages usw. Diese Operationssequenz wird vom MC68000 durch eine vordekrementierte Adreß-Register-Betriebsart erledigt, die die Bezeichnung "-(An)" trägt. Jede Ausführung eines Befehls ADDX-(Am),-(An) dekrementiert die Werte in den Registern Am und An (m und n stehen für Zahlen zwischen 0 und 7), dann addiert er die zwei Zahlen, auf die von den Registerinhalten gezeigt wird. Wenn man diesen Befehl in einer Schleife ausführen läßt, kann man sehr schnell den Code erzeugen, der für die Berechnung von Zahlen mit hoher Genauigkeit benötigt wird.

Bild 7 zeigt das Status-Register des MC68000. Es enthält die Standard-Informationen Übertrag (C), Überlauf (V), Null (Z) und Negativ (N). Darüber hinaus findet man ein Status-Register-Bit, das andere Mikroprozessoren nicht kennen, nämlich das Bit X ("Extend"). Dieses Bit wurde hinzugefügt, um die Probleme zu vermeiden, die mit der üblichen zu häufigen Anwendung des Übertrags-Bits verbunden sind.

Um das X-Bit näher erläutern zu können, muß zunächst das Übertrags-Bit beschrieben werden. Wie bereits erwähnt, wird das Übertrags-Bit sehr häufig zu oft verwendet. Es verändert sich z. B. beim Additions-Befehl, aber es wird auf zwei verschiedenen Wegen benutzt. Manchmal ist es für aufeinanderfolgende Additionen wichtig, manchmal für Abfragen im Programm, z. B. bei Verzweigungen, d. h. für die Programmsteuerung.

Der MC68000 verfügt für jeden dieser beiden Zwecke über ein Bit. Sowohl das Übertrags- als auch das X-Bit werden in Abhängigkeit von dem Ergebnis einer Addition geändert. Allerdings wird das Übertrags-Bit vom Mikroprozessor für Programm-Steuerzwecke verwendet, während das X-Bit speziell für Arithmetik-Operationen größerer Genauigkeit Verwendung findet. Für ADD, SUB, NEG und besondere Schiebe- und Rotations-Befehle werden sowohl Übertrags- als auch X-Bits aktualisiert. Andere Befehle, z. B. MOVE, AND, OR, TST, CLR, MUL und DIV verändern lediglich das Übertrags-Bit. Hiermit wird verhindert, daß unerwünschte Veränderungen des jeweiligen Bits auftreten können.


Wegen des X-Bits wird die übliche Operation "Addition mit Übertrag" beim MC68000 zum Befehl "ADDX", d. h. "Addition mit Erweiterungs-Bit". Dies ist aus folgendem Grund wichtig: Wenn man eine Arithmetik-Operation erhöhter Genauigkeit beginnt und ein Teilresultat erhält, wird das Erweiterungs-Bit unverändert beibehalten, auch wenn man die Addition zurückstellen muß, um Datenverschiebungen mit der Move-Instruktion auszuführen. Die Programmierung ist wesentlich einfacher, weil man die Statusregister-Codes nicht sichern muß, wenn ein Interrupt eine Operation erhöhter Genauigkeit unterbricht.

Ein weiterer Punkt zur Arithmetik erhöhter Genauigkeit soll hier erwähnt werden. Was bedeutet das Negativ-Bit, wenn man die Operation beendet hat? Es zeigt, wie sein Name sagt, an, daß das Resultat positiv oder negativ ist. Bei den meisten Mikroprozessoren zeigt das Zero-Bit lediglich, daß der höchstwertige Bereich des Resultats 0 ist, aber nicht, daß das ganze Ergebnis 0 ist. Die Arithmetikinstruktionen erhöhter Genauigkeit für den MC68000 sind so ausgelegt, daß das Null-Bit den Status des gesamten Resultates wiedergibt. Dies erfolgt, indem Befehle erhöhter Genauigkeit das Null-Bit zurücksetzen. Bei diesem Verfahren darf der Programmierer nicht vergessen, das Null-Bit vor dem Beginn der Operation zu setzen.

Ein weiterer wichtiger Punkt ist noch in Zusammenhang mit den Arithmetik-Operationen zu erwähnen, an dem sich ein weiterer grundsätzlicher Unterschied zwi-

schen dem 68000 und vielen anderen Mikroprozessoren zeigt. Wie oft hat man, auch als erfahrener Programmierer, eine Serie von arithmetischen Operationen unterbrochen, um einige Speicher-Pointer zu modifizieren, und dabei später entdeckt, daß man für die Arithmetikoperation ein falsches Resultat erhält, weil man unbeabsichtigt die Status-Register-Code-Bits verändert hat. Viele Fehlermöglichkeiten verbergen sich hinter einer auf den ersten Blick klar erscheinenden Architektur.

Auch hier haben die Entwickler des 68000 die Probleme gelöst. Einer der wichtigsten Unterschiede zwischen Daten- und Adreß-Registern im MC68000 ist, daß Befehle, die ein Adreßregister als Bestimmungsort enthalten, nicht die Status-Register-Code-Bits verändern. Es kommen keine Modifikationen vor, wenn ein neuer



Pointer-Wert in ein Adreßregister geladen wird, eine Inkrementierung oder Dekrementierung des Adreßregisters erfolgt, oder wenn man einen beliebigen Wert zu einem Adreß-Registerinhalt addiert. Dies bedeutet, daß die laufenden Datenoperationen von diesen Modifikationen nicht betroffen sind.

Ein anderer interessanter Punkt ist, daß alle Operationen für ein beliebiges Adreßregister das gesamte Register betreffen. Weil alle Adressen des MC68000 eine Breite von 32 Bit aufweisen, müssen alle Operationen mit einem Adreßregister als Bestimmungsort so ausgeführt werden, daß das Resultat eine 32-Bit-Adresse ist. Eine Lösung, bei der es erforderlich ist, daß alle Eingangswerte für Adreßregister-Operationen die volle Breite von 32 Bit annehmen, wäre eine Verschwendung von Speicherplatz. So werden entweder Wort- (16 Bit) oder Lang-Wort-Operationen (32 Bit) in den Adreßregistern A0...A7 ausgeführt. Wenn es sich um eine Wort-Operation handelt, werden die 16 Bit zunächst auf 32 Bit erweitert, bevor sie Verwendung finden.

Prozessorgeschwindigkeit

Wie schnell führt ein MC68000 die Instruktionen aus? Aufgrund des Aufbaues eines Mikroprozessors lassen sich die Additionsbefehle als Richtlinie für alle Arithmetik- und Logik-Instruktionen heranziehen. Ein Prefet-

ching-Mechanismus im MC68000 stellt die decodierten Instruktionen zur Verfügung, die ausgeführt werden müssen. Während die Zeitinformation lediglich angibt, wie lange es dauert, bis der Additionsvorgang ausgeführt ist, muß man berücksichtigen, daß der Prefetcher bereits den nächsten Op-Code aufnimmt, während der vorliegende Op-Code ausgeführt wird.

Die kürzeste Zeit, die der Mikroprozessor MC68000 zum Zugriff auf einen Speicher (Schreiben oder Lesen) braucht, dauert 4 Taktzyklen. Bei einer Taktfrequenz von 8 MHz (Standard-Version des MC68000) nimmt dieser Buszyklus 500 ns in Anspruch. (Alle folgenden Zeitangaben werden in Taktzyklen gemacht, weil die Mikroprozessorfamilie MC68000 aus Versionen mit 8, 10 oder 12,5 MHz besteht.) Jeder Befehl nimmt wenigstens vier Taktzyklen in Anspruch, weil dies die Zeit ist, um den nächsten Op-Code aufzunehmen.

Der MC68000 hat lediglich eine 16-Bit-ALU für Datenoperationen. Daher lassen sich 8- oder 16-Bit-Operationen in einem einzigen Durchlauf verarbeiten; dieser
erfordert vier Taktzyklen. Eine 32-Bit-Operation erfordert einen zweiten Durchlauf. Speicher-Adressierarten
verlängern die erforderliche Zeit, weil der Mikroprozessor mehr Zeit zur Berechnung der Adressen benötigt
und ein Buszyklus für jeweils 16 Bit Adressierungsinformation oder Daten, die zu transferieren sind, erforderlich wird. Eine Index-Adressierart oder ein Vorgang mit
Displacement z. B. erfordert einen zusätzlichen Buszyklus für das Adreß-Erweiterungswort und einen weiteren, um die Daten zu erhalten (zwei, wenn es sich bei

Tabelle 3. Beispiele für Additionsbefehle des 68000

Befehl	Operation
ADD.B D6,D2	Addition der unteren 8 Bit von D6 und D2 (4 Taktzyklen)
ADD.L 52(A1, D7.W),D6	Die effektive Adresse ist die Summe der Konstante 52, den Inhaltes von Reg-A1 und die unteren 16 Bit von Reg. D7. Das Langwort der effektiven Adresse wird zum Inhalt des Reg. D6 addiert (20 Taktzyklen)
ADD.W D3,(A7)	Addiert die unteren 16 Bit von D3 zum Element, auf das der Top of Stack in A7 zeigt (12 Taktzyklen)
ADDI.L#\$400,D1	Addiert 4004 Hex zum 32-Bit-Inhalt von D1 (16 Taktzyklen)
ADDI.B#\$A9,	Die effektive Bestimmungsadresse ist die
\$30B(A6)	Summe von 30BH und dem Inhalt von Register A6; H9Hex wird zum Byte an der effektiven Adresse addiert (20 Taktzyklen)
ADDA.W-(A5),A2	Dekrement A5 und 2, dann das Wort, auf das Wort in A5 zeigt zu Register A2 addieren (14 Taktzyklen)
ADDA.W#100,A5	Addiere den Wert 100 zum Inhalt des Registers A5 (12 Taktzyklen)
ADDQ.W#1,(A4)+	Addiere 1 zum Wort, auf das A4 zeigt, dann inkrementiere Register A4 und 2 (12 Takt- zyklen)
ADDQ.B#3,D7	Addiere 3 zum Inhalt von Register D7 (4 Takt- zyklen)
ADDX.L-(A2),	Nach Dekrementierung der Register A2 und
-(A5)	A5 um 4 addiere das X-Bit und das Langwort, auf das A2 und A5 zeigen (30 Taktzyklen)

den Daten um ein Langwort handelt); Addition etwa acht zusätzliche Taktzyklen (12 wenn es sich bei den Daten um ein Langwort handelt) zu der Ausführungszeit einer gegebenen Instruktion, die in dieser Betriebsart abläuft. Einige Beispiele für die längsten Ausführungszeiten verschiedener Additionsbefehle zeigt Tabelle 3.

Wie die ADD-Instruktion liegen die Arithmetik-Befehle des MC68000 in unterschiedlicher Form vor. Die Subtraktionsbefehle haben ähnliche Versionen wie die Additionsbefehle: SUB, SUBA, SUBI, SUBQ und SUBX. Befehle für Vergleichsoperationen sind ebenfalls ähnlich (CMP, CMPA, CMPI). Sie führen die Subtraktionen ohne das Speichern des Ergebnisses aus, als Information werden lediglich die entsprechenden Statusregister-Bits gesetzt. Eine Speicher-Vergleichsinstruktion (CMPM) erlaubt es, daß zwei Zeichenketten aus binären ganzen Zahlen im Speicher miteinander verglichen werden. Es gibt zwei Versionen der Ein-Operanden-Negations-Instruktion: NEG und NEGX, wobei der Zustand des X-Bit jeweils ignoriert oder miteinbezogen wird.

Multiplikation und Division

Zwei Versionen von Multiplikations- und Divisions-Befehlen bringen den Nutzen einer komplexeren Arithmetik. Die beiden Versionen sind ohne Vorzeichen (MULU und DIVU) sowie mit Vorzeichen (MULS und DIVS). Diese Versionen interpretieren ihre Operanden als Einerkomplement und Zweierkomplement. Alle diese Befehle können Immediate-Werte als Multiplizierer oder Divisior enthalten, so daß auch mit Konstanten gerechnet werden kann.

Die Multiplikationsbefehle benötigen zwei 16-Bit-Operanden (einen von irgendeinem Speicherplatz, der durch die Adressierart festgelegt ist oder aus irgendeinem Datenregister, der andere von den unteren 16 Bit jedes Datenregisters) multiplizieren diese und geben das resultierende Produkt in die 32 Stellen des gleichen Datenregisters. Die Divisions-Befehle nehmen den Dividenden von irgendeinem 32-Bit-Datenregister und teilen diesen durch einen 16-Bit-Divisor, der aus dem Speicher stammen kann, wobei jede beliebige Adressierart zur Anwendung kommt, oder aus jedem Datenregister. Der Quotient befindet sich in den unteren 16 Bit des gleichen 32-Bit-Datenregisters, während der 16-Bit-Rest die oberen 16 Bit des gleichen Registers ausfüllt.

Der Divisionsbefehl hat zwei Eigenschaften, die unerwünscht sein können und daher besonderer Behandlung bedürfen. Eine Divison durch Null ergibt die Zahl Unendlich, wenn sie überhaupt definiert ist. Um Fehler zu verhindern, verfügt der 68000 über eine Schaltung, die dafür sorgt, daß eine Division durch Null nicht ausgeführt wird.

Der andere Fall, der eintreten kann, ist, daß die Division zu klein für den Dividenden ist und der Quotient mehr als 16 Bit erforderlich macht. Wenn diese Überlaufbedingung erkannt wird, hält die Division an, das Überlauf-Statusregister-Bit (V) ist gesetzt und der

Input:	Register D0 enthält 32-Bit-Multiplikand Register D1 enthält 32-Bit-Multiplikator					
Output:	Register I (MSB in I		thalten das 64-Bit-Resultat,			
	SUBQ CLR.L	#4,A7 -(A7)	initialize product area			
	MOVE.L	D0,-(A7)	save copy of multiplicand			
	MULU MOVE.L	D1,D0 D0,8(A7)	multiply low-order parts			
	MOVE.W MULU ADD.L	(A7),D0 D1,D0 D0,6(A7)	high-order multiplicand times low-order multiplier			
	SWAP MOVE.W MULU ADD.L	D1 2(A7),D0 D1,D0 D0,6(A7)	now use high-order multiplier low-order multiplicand times high-order multiplier			
	BCC	MUL32A #1,4(A7)	carry into high-order word of product			
MUL32A	MOVE.L SWAP	(A7)+,D0 D0	high-order multiplicand			
	MULU ADD.L	D1,D0 (A7)+,D0	times high-order multiplier			
	ADDQ MOVE.L	#4,A7 (A7)+,D1	load low-order product			

Befehl wird zu Ende ausgeführt, ohne daß einer der ursprünglichen Operanden überschrieben wird. Man sollte daher nach jeder Divisionsoperation das Überlaufbit prüfen.

Aus mehreren Gründen gibt es keinen Befehl zur Multiplikation von zwei Zahlen mit 32 Bit oder zur Division einer 64-Bit-Zahl durch eine 32-Bit-Zahl. Erstens werden diese Befehle sehr selten in der Praxis benötigt, zweitens gibt es keine Einrichtungen innerhalb der Maschine, um Worte mit 64 Bit Breite zu behandeln. Weil schließlich solche Instruktionen den Prozessor sehr lange beschäftigt halten, würde man beim MC68000 auch wesentlich länger auf eine Interrupt-Antwort warten. Diese Situation ist nicht gewünscht.

Die Multiplikationsbefehle nehmen weniger als 17 Taktzyklen zur Ausführung mit Registeroperanden in Anspruch, die Divisionsbefehle erfordern weniger als 140 Taktzyklen für eine Operation ohne Vorzeichen (158 mit Vorzeichen). Eine kurze MC68000-Routine, die eine 32×32-Bit-Multiplikation ausführt, zeigt ein Listing in Bild 8. Diese läuft in etwa 60 μs ab.

BCD-Arithmetik

zwei 32-Bit-Zahlen

Der letzte Typ der Arithmetikbefehle verarbeitet dezimale Ziffern. Am häufigsten findet man bei der Interaktion zwischen Mensch und Maschine BCD-Daten. Bei dieser Codierung wird Zahleninformation als eine Kette von Bits dargestellt, die jede dezimale Zahl in eine 4-Bit-Binärzahl umwandelt. Zahlen lassen sich sehr einfach in BCD-Form umsetzen; wenn sie sich erst einmal im Computer befinden, sind sie leicht in einer Form zu drucken, die vom Menschen lesbar ist. Weil das BCD-Format so nützlich ist, besitzen die meisten Mikroprozessoren Befehle, die direkt mit BCD-Zahlen arbeiten. Zur Manipulation von BCD-Daten verfügt der MC68000 über drei Befehle zur Addition (ABCD), Subtraktion (FBCD) und Negation (NBCD). Jede dieser Instruktionen arbeitet mit zwei BCD-Ziffern, die in einem Byte untergebracht sind.

Weil BCD-Zahlen mehrere Stellen umfassen können, arbeiten BCD-Befehle als Operationen erhöhter Genauigkeit, was bedeutet, daß sie die Eigenschaften anderer Instruktionen erhöhter Genauigkeit haben.

Die Operanden können in Datenregistern oder im Speicher sein. Der Wert des X-Status-Register-Bits ist in den BCD-Operationen enthalten und das Z-Statusbit wird so behandelt, daß es den Zustand des gesamten Resultats und nicht nur eines Teils davon wiedergibt.


Auch hier ist die beste Eigenschaft der Befehle die Einfachheit, mit der sie arbeiten, insbesondere, wenn sie mit dem oftmals mysteriösen Code älterer Mikroprozessoren verglichen wird. Einen Eindruck vom MC68000-Code, der BCD-Funktionen ausführt, erhält man in *Bild* 9. Hier werden zwei 6stellige Zahlen addiert.

Die drei ABCD-Befehle (Add binary coded-decimal) beginnen bei den niedrigwertigen beiden Ziffern und gehen bis zum höchstwertigen vor. Dies ist erforderlich, um die richtigen Resultate unter Verwendung des Erweiterungsbits zu erhalten. Das Ergebnis ersetzt die BCD-Zahl, auf die von A2 gezeigt wird. Wenn die Routine beendet ist, zeigt A2 auf das erste Byte des BCD-Resultates. Ähnlich arbeiten die Operationen für Subtraktion und Negation.

Logik-Befehle

Die Logik-Befehle des MC68000 sind einfach, aber leistungsfähig. Es handelt sich um die Befehle AND, OR, EOR und NOT. Wie die arithmetischen Befehle sind 8-, 16- und 32-Bit-Worte zur Verarbeitung möglich, die sich in den Datenregistern oder im Speicherbereich befinden. Diese Befehle sind ebenso schnell wie die arithmetischen Instruktionen. Darüber hinaus lassen sich die Instruktionen ANDI, ORE und EORE zum Setzen, Rücksetzen und Umschalten einzelner Statusregister-Bits verwenden.

Ein serieller Shifter im MC68000 kann jede Anzahl von Bits (8, 16 oder 32) verschieben. Der Befehl ASR (arithmetischer Rechts-Schiebevorgang) schiebt das niedrigwertige Bit bis zu den X- und C-Statusbits, während das höchstwertige Bit vor dem Weiterschieben nach rechts dupliziert wird. Beim Befehl ASL (arithmetischer Links-Schiebevorgang), dem logischen Rechts-Schieben (LSR) und dem logischen Links-Schieben



ABCD -(A1),-(A2)

Bild 9. Beispiel für BCD-Arithmetik erhöhter Genauigkeit. Wegen der Adressierungsart mit Vordekrementierung ("ABCD-(A1),-(A2)") sind die Register-Pointer schon vor der BCD-Addition dekrementiert. Daher müssen die Register A1 und A2 mit einem Wert geladen werden, der auf das Byte zeigt, das direkt hinter dem LSB der zu verarbeitenden Zahl liegt

BCD-Addition der oberen zwei Stellen

(LSL) gehen die herausgeschobenen Daten in die X- und C-Bits, während die leeren Stellen mit Nullen gefüllt werden.

Die Rotationsbefehle schieben die Bits kreisförmig herum, so daß die Bits, die an einem Ende des Operanden herausfallen, am anderen Ende wieder hineingeschoben werden. Dies bewirkt, daß ein Bit, das aus dem Datenbereich herausgeschoben wurde, auch in das Codierungsbit des C-Statusregisters eingeschoben wird bzw. in das X-Bit. Die Rotationsbefehle sorgen für Rotation in Rechts- und Links-Richtung (ROR und ROL). Die Befehle ROXR und ROXL werden benutzt, wenn man sowohl das X- als auch das C-Bit aktualisieren möchte.

Ein einziger Schiebe- und Rotations-Befehl kann Registerdaten nicht weniger als 32 Bitpositionen in der gewählten Richtung verschieben. Man kann die Anzahl der Stellen entweder statisch spezifizieren (ein Wert zwischen 1 und 8), der im Befehls-Opcode codiert ist, wenn der Befehl geschrieben wird, bzw. dynamisch (als Wert zwischen 0 und 63, der in einem spezifizierten Datenregister abgelegt ist), wenn der Befehl ausgeführt wird. Zur Vereinfachung sind die Speicheroperanden, die verschoben oder rotiert werden sollen, auf Displacements von einem Bit und Operationen mit Daten von Wortlänge beschränkt. Tabelle 4 zeigt einige Schiebeund Rotationsbefehle, deren zeitliche Abläufe und die praktische Wirkung.

Wichtig, insbesondere für E/A-Operationen, sind 1-Bit-Manipulationen. Bisher benutzte man zu ihrer Realisierung UND-, ODER- sowie EOR-Befehle. Der Nachteil solcher Operationen ist allerdings, daß sie relativ primitiv sind. Die leistungsfähige CPU MC68000 verfügt über Befehle, durch die die Bit-Manipulation wesentlich einfacher zu realisieren ist. Es handelt sich um die Befehle BTST (Bit-Test), BSET (Bit-Testen und -Setzen), BCLR (Bit testen und löschen) sowie BCHG (Bit testen und verändern). Wie kann man das Ziel-Bit spezifizieren? Beim MC68000 kommen dazu zwei Methoden zur Anwendung, die denen für die Schiebe- und Rotier-

Tabelle 4. Beispiele für Schiebe- und Rotierbefehle

Status- Register- Instruktion			Register					Status legiste Code	er-
							C'	X	7
ASR.B#3,D3	(D3 vorher) (D3 nachher)	10111010 10111010	01011111 01011111	01100101 01100101	10101100 11110101	(12 Taktzyklen)	X 1	X 1	X 0
ASL.L#5,D1	(D1 vorher) (D1 nachher)	11101100 10010100	10100010 01011011	11011101 10100101	00101111 11100000	(18 Taktzyklen)	X 1	X 1) 1
LSL.W D5,D7	(D5 vorher) (D7 vorher) (D7 nachher)	00101000 10111010 10111010	10001100 01011111 01011111	11101001 01100101 00101010	00101001 00010101 00000000	(24 Taktzyklen)	X X 0	X X 0	2 0
ROL.L D2,D1	(D2 vorher) (D1 vorher) (D1 nachher)	01100101 10010101 01011001	00101010 00101000 01001001	10111110 01000101 01010010	01110100 10010100 10000100	(48 Taktzyklen)	X X 0	X X X	2
ROXR.W #4,D6	(D6 vorher) (D6 nachher)	10111010 10111010	01011111 01011111	01100101 101P0110	00010101 01010001	(14 Taktzyklen)	X 0	P 0) 0
ROR \$A0000	(Wort A0000 v (Wort A0000 r	,	10011100 11001110	10101001 01010100			X 1	X X) ()

Erklärung:

"X" bedeutet entweder "1" oder "0"

Befehle ähnlich sind. Entweder gibt ein Datenregister oder eine Serie von Bits im Opcode des Bit-Befehls an, welches Bit betroffen ist. Wenn ein Register benutzt wird, kann die Bit-Nummer zwischen 0 und 31 variieren, oder von 0...7, wenn es sich um einen Speicherplatz handelt. (Beim MC68000 werden die Bits im Speicher durch die Bit-Nummer des Bytes, in dem sie sich befinden, identifiziert.)

Mit echten Bit-Manipulationsbefehlen sind viele Operationen wesentlich einfacher realisierbar, z.B. die Abfrage des Zustandes von Eingängen, Ausgängen, das Setzen von Registerbits, von Attributbits, Umsetzen von Bit-Matritzen oder der Aufbau spezieller Datentypen.

3 Befehle hoher Leistung: Verzweigungen und Sprünge

Datenverschiebung, arithmetische und logische Befehle führen den größten Teil der Rechenarbeit in Programmen aus, bei Computern handelt es sich allerdings um Geräte, die mehr können als einfache Addiermaschinen. Es sind daher Befehle zur Programmsteuerung notwendig. Diese Instruktionen geben Computern die Möglichkeiten, Entscheidungen herbeizuführen, indem nicht direkt aufeinander folgende Bereiche des Codes in Abhängigkeit bestimmter, im Programmverlauf auftretender, Bedingungen abgearbeitet werden. Verzweigungsbefehle sorgen dafür, daß Programmteile abgearbeitet werden, die sich unter einer effektiven Adresse befinden, die die Summe des laufenden Inhaltes vom Programmzähler und einem vorgegebenen Offset darstellt. Verzweigungsbefehle benutzt man insbesondere in den Fällen, wenn man positionsunabhängigen Code schreibt. Sprungbefehle unterscheiden sich von Verzweigungsbefehlen darin, daß die Sprungbefehle sich auf absolute Speicheradressen beziehen, keine Bedingung erfordern und jede Adressierart des MC68000 zur Spezifizierung des Zielortes benutzen können.

Die CPU MC68000 verfügt über eine flexible bedingte Verzweigungsinstruktion, die die Bezeichnung "Bcc" trägt, wobei die Buchstaben cc auf die unterschiedlichen Bedingungen hinweisen, die sich spezifizieren lassen. Es gibt 14 verschiedene Bedingungen, z. B. solche Dinge die größer als (BGT), kleiner oder gleich (BLE), gleich (BEQ), Überlauf (BVS) und niedriger oder gleich (BLS); eine vollständige Übersicht gibt Tabelle 5. Der Befehl BRA ist nicht bedingt, führt beim Auftreten allerdings immer zur Verzweigung. Verzweigung erfolgt durch die Addition eines bestimmten Wertes zum Programmzähler. Alle Verzweigungsbefehle umfassen einen 8-Bitoder 16-Bit-Displacement-Wert mit Vorzeichen, der zu addieren ist. Weil dieser Wert ein Vorzeichen besitzt, ist sowohl eine Vorwärts- als eine Rückwärts-Verzweigung möglich.

Obwohl alle Befehle des MC68000 einen Umfang haben, der ein Mehrfaches von 16 Bit darstellt und entsprechend der Wortgrenzen normiert sein müssen, interpretiert der MC68000 das Displacement in allen Verzweigungsoperationen als Byte und nicht als Wort. Dies hat seinen Grund darin, daß man der Maschine ein möglichst großes Maß an Flexibilität geben möchte, gleichzeitig aber alle Möglichkeiten für zukünftige Erweiterungen offen hält. Die Begrenzung der Maschine auf Wort-Offsets würde dafür sorgen, daß zukünftige Mitglieder der MC68000-Familie Befehle haben, die nicht an einer Wortgrenze beginnen oder Mehrfaches von 8 Bit sind. Ein 16-Bit-Offset ergibt einen Adreßbereich von -32 768 Byte...+32 767 Byte, während die bisherigen 8-Bit-Grenzen herkömmlicher Computer lediglich eine Adreßvariation von -128...+127 Byte zulassen

Spezielle Versionen der Sprung- und Verzweigungsbefehle existieren außerdem für Unterprogramm-Aufrufe. Man kann in ein Unterprogramm verzweigen (BSR) indem man einen Displacement-Wert benutzt, oder man kann in das Unterprogramm einspringen (JSR), indem man die absolute Adresse spezifiziert. Unterprogrammaufrufe sorgen dafür, daß die Rückkehradresse (der laufende Wert des Programmzählers) im Systemstack gesichert wird, bevor die Steuerung an die Unterprogramm-Routine übergeht. Die Rückkehradresse wird vom Stack zurückgeholt und zum Programmzähler gebracht, wenn der MC68000 den Befehl RTS (Return from Subroutine) ausführt.

Manchmal muß man auch die Condition-Codes sichern, die vor dem Aufruf eines Unterprogramms existierten. Dies erfolgt sehr einfach mit Hilfe des Befehls MOVE SR.-(A7). Hiermit wird der Inhalt des Statusregisters in den System-Stack, auf den Register A7 zeigt, gebracht. Man kann auch mit nur einem einzigen MOVEM-Befehl den Inhalt angewählter Register sichern. Am Ende des Unterprogramms läßt sich wiederum ein MOVEM-Befehl zum Wiederherstellen des alten Zustandes benutzen; danach folgt der Befehl RTR, der dafür sorgt, daß die abgelegten Condition-Codes zurückgeholt und ihre Speicherplätze gebracht werden.

Tabelle 5. Bedingungstest für die Befehlsgruppen Bcc und DBcc

Mnemonic	Beschreibung der Bedingung	getestete Flags
Т	true	1
F	false	0
HI	high	$\overline{\mathbb{C}} \wedge \overline{\mathbb{Z}}$
LS	low or same	C + Z
CC	carry clear	$\overline{\mathbf{C}}$
CS	carry set	С
NE	not equal	C Z Z V
EQ	equal	Z
VC	overflow clear	$\overline{ m V}$
VS	overflow set	V
PL	plus	\overline{N}
MI	minus	N
GE	greater or equal	$(N \wedge V) \vee (\overline{N} \wedge \overline{V})$
LT	less than	$(N \wedge \overline{V}) \vee (\overline{N} \wedge \underline{V})$
GT	greater than	$(\mathbb{N} \wedge \mathbb{V} \wedge \overline{\mathbb{Z}}) \vee (\overline{\mathbb{N}} \wedge \overline{\mathbb{V}} \wedge \overline{\mathbb{Z}})$
LE	less or equal	$Z \vee (N \wedge \overline{V}) \vee (N \wedge V)$

Schleifen und Ketten

Sehr häufig wird eine Rückwärtsverzweigung dazu benutzt, eine Programmschleife aufzubauen, die einen wichtigen Teil der Programmierung darstellt, weil mit ihr Operationen möglich sind, die so lange wiederholt werden, bis ein gewisser Zustand oder eine Bedingung erreicht ist. Schleifen können entweder unter einer gewissen Bedingung oder bei Erreichen einer gewissen Zahl von Schritten beendet werden. Eine Schleife, die von beiden Methoden gesteuert wird, ist in vielen Fällen sehr nützlich. Die doppelte Bedingung ermöglicht es, daß eine Schleife so lange durchlaufen wird, bis eine vorgegebene Bedingung erreicht ist, während sicherge-

```
MOVEQ
              #$13.04
                           Lade Abschlußzeichen in Register
              #COUNT,D3
     MOVE
                           Lade String-Länge
     MOVE.L
                STRING, A3
                           Lade String-Anfang
              * +TABLE, A2
     LEA
                           Offset für Umsetztabelle
                            Vorbereitung Index
     CLR
              D0
     BRA
              P<sub>0</sub>0L
                            Start Umsetzuna
              0(A2,D0),(A1)+
LOOP MOVE.B
                           Umsetzung und Speichern der Ergebnisse
POOL MOVE.B
              (A1), D0
                           Lade nächstes Zeichen
     CMP.B
              D4, D0
                           Abschlußzeichen gefunden?
              D3, L00P
                           Wenn nicht und kein Zeichenkastenende,
    DBFQ
                            dann Verzweigung
```

Bei der Umsetzung von n Bytes sind $72+(40\times n)$ Takte erforderlich (649 μ s für 128 Byte bei 8 MHz)

Bild 10. Beispiel für ein String-Translation-Programm, das den Befehl DBEQ benutzt, um eine Schleife unter zwei Bedingungen zu beenden, nämlich entweder bei "End of String" (definiert durch die Zeichenheftenlänge in D4) oder beim Vorliegen eines Abschlußzeichens (auch im Register D4). Dieses Programm setzt eine Zeichenkette zeichenweise entsprechend der in der "TABLE" gespeicherten Wert zusammen. Bei einem bestimmten Zeichen wird der Wert (gespeichert im Register D0) als ein Index für die "TABLE" (A2 zeigt darauf) benutzt. Die eigentliche Umsetzung erfolgt in "Loop"

stellt ist, daß die Schleife keine ungültigen Daten verarbeitet oder unendlich lange abläuft.

Der MC68000 verfügt über eine passende Instruktion mit der Bezeichnung "DBcc" (Decrement Counter and Branch conditionally). Diese Instruktion benutzt jedes Datenregister als Zähler und verzweigt sowohl bei Erfüllung einer bestimmten Bedingung und bei Erreichen des spezifizierten Wertes eines Datenregisters. Folgende Ereignisse finden nacheinander statt: Zuerst prüft der MC68000, ob die festgelegte Bedingung erfüllt ist; wenn das der Fall ist, beendet er die Schleife. Wenn die Bedingung nicht erfüllt ist, wird das spezifizierte Register um eine 1 dekrementiert. Falls sich der Wert –1 ergibt, wird die Schleife ebenfalls beendet, im anderen Fall erfolgt eine Verzweigung zum Anfang der Schleife.

Es ist zu beachten, daß der Befehl DBcc die Register auf den Wert -1 prüft. Dafür gibt es einen wichtigen Grund: Die meisten Schleifen erfordern zusätzliche Schritte, um sicherzustellen, daß die Schleife null mal ausgeführt werden kann, wenn dies erforderlich ist, und daß die Schleife die gewünschte Bedingung testet, bevor

ein Schritt ausgeführt wird. Der DBcc-Befehl ist so aufgebaut, daß sich beide hier genannten Bedingungen erfüllen lassen, ohne daß ein zweiter Test erforderlich wird. Zusätzlich läßt sich mit einem einfachen bedingten Sprungbefehl feststellen, ob das Programm die Schleife verlassen hat, weil die Anzahl der Schritte erreicht war oder die Bedingung erfüllt ist.

Der Befehl DBcc erlaubt über eine große Menge von String-Operationen, insbesondere in Verbindung mit Vor-Dekrement- und Nach-Inkrement-Adressierarten. Mit Hilfe der entsprechenden MOVE-Befehle, z. B.

```
MOVE Dn,(An)+;
MOVE (An)+,(An)+;
MOVE-(An),-(An);
MOVE (An)+,-(An)
```

auf die ein DBcc-Befehl folgt, kann man dafür sorgen, daß der MC68000 einen Speicherblock füllt, Zeichenketten kopiert oder umkehrt.

$$CMPM-(An),-(An)$$

vergleicht zusammen mit DBNE zwei Zeichenketten, während

zusammen mit DBEQ eine Zeichenkette daraufhin untersucht, ob ein Muster übereinstimmt. Mehr-Befehls-Schleifen ergeben sehr leistungsfähige Zeichenketten-Operationen.

Man erkennt die Vorteile der DBcc-Instruktion in einem Assemblersprachenprogramm am besten anhand eines Beispieles, wie es in Bild 1 dargestellt ist. Hier wird eine Zeichenkette solange umgesetzt, bis das abschließende Zeichen auftritt oder das Ende der Kette erreicht ist. Register D3 beinhaltet die Kettenlänge, während Register D4 das letzte Zeichen enthält. Register A1 zeigt auf die Zeichenkette, während die Umsetztabelle unter einer Adresse zu finden ist, die in Register A2 untergebracht ist. Die hier dargestellte Routine läuft sehr schnell ab und zeigt, welche Leistung sich aus der Kombination vielseitiger Befehle und unterschiedlicher Adressierungsarten ergibt.

Unterstützung höherer Sprachen

Viele höhere Programmiersprachen, z. B. Pascal, benutzen anspruchsvolle Programmierkonzepte, die sich noch mit Hilfe sogenannter Reentrant- und Rekursiv-Programmierung sowie von Subroutinen mit lokalen Variablenbereichen verbessern lassen. Der MC68000 verfügt über die Einrichtungen zur Unterstützung dieser Techniken.

Man kann Reentrant-Codes mit verschiedenen Prozessen jederzeit eingeben, wobei diese jederzeit korrekte Resultate erhalten. Dieser ist sehr wichtig bei Interrupt-Routinen, die sich vor ihrem Abschluß selbst unterbrechen könnten. Nur Reentrant-Code kann die Interrupt-Routine beim zweiten Mal richtig ausführen, dann zur

unterbrochenen Version zurückkehren und diese richtig

Rekursive Programme sind diejenigen, die sich selbst aufrufen. Beispiel dafür ist ein Programm, das eine direkte Linie zwischen zwei Punkten zeichnen soll, wobei jeweils der Mittelpunkt zwischen diesen zwei Punkten gezeichnet wird, worauf das Programm sich selbst aufruft, um mit den beiden Liniensegmenten in gleicher Weise zu arbeiten. Rekursive Programme dienen dazu, komplexe Algorithmen abzuarbeiten, wobei relativ kleine Mengen von Code erforderlich sind. Ihr Nachteil ist die langsame Ausführung und die starke Belastung des Stack-Bereiches, weil die Zwischenvariablen abgelegt werden müssen. Beim MC68000 findet man spezielle Befehle, die diese Aufgabe erleichtern, nämlich LINK und ULNK.


LINK und ULNK erlauben es Unterprogrammen, einen Teil des Stacks zum Speichern lokaler Variabler zu reservieren. Oft kommt es vor, daß ein Programmierer den Stack-Pointer dekrementiert, um einen Bereich des Speichers zu reservieren, wobei die Adresse des oberen Ende dieses Bereichs als Bezugspunkt dient. Diese Adresse wird auch "Frame-Pointer" (FP) genannt und ist ein Wert, der beim MC68000 in einem der sieben Adreßregister A0...A6 gespeichert ist. Der Stack-Pointer läuft beim Ausführen eines Unterprogramms auf und ab, wenn Stack-Operationen auszuführen sind. Ein stabiler Frame-Pointer stellt einen sehr guten Bezugspunkt für die Variablen dar, während der Stack-Pointer eine in weiten Bereichen variable Referenz zu den gleichen Variablen darstellt.

Um zu zeigen, wie LINK und ULNK dem Programmierer beim Zugriff auf lokale Variablenbereich helfen,

sollte man sich Bild 11 anschauen. Hier wird angenommen, daß man sich im Unterprogramm A befindet, das über einen eigenen lokalen Variablenbereich verfügt, auf den ein Frame-Pointer zeigt. Bevor Unterprogramm A das Unterprogramm B aufruft, setzt es zunächst Parameter an das Oberende des Stacks (Bild 11a). Nach dem Unterprogrammaufruf von B wird die Rücksprungadresse von A in den Stack geholt (Bild 11b). Die LINK-Instruktion enthält den Namen eines Adreßregisters, das als Frame-Register genommen wird sowie ein Displacement, das den Umfang des Speichers anzeigt, der für die lokalen Variablen freizuhalten ist. Wenn dies ausgeführt ist, geschehen drei Dinge (Bild 11c...11e): Der Inhalt des Frame-Pointers (zeigt auf einen Stack, der den vorhergehenden Frame-Pointer enthält) wird auf den Stack transferiert, der Frame-Pointer selbst wird mit dem Stack-Pointer identisch gemacht, und der Stack-Pointer wird mit Hilfe des in der Instruktion gegebenen Displacement verändert. Wie aus Bild 11e zu erkennen ist, zeigt der Stack-Pointer auf das obere Ende des Stacks und der Frame-Pointer zeigt auf ein Wort unter dem Bereich für die lokalen Variablen von Unterprogramm B. Wenn der Befehl ULNK ausgeführt wird, erfolgt dieser Prozeß in umgekehrter Reihenfolge (Bild 11f), wobei Unterprogramm B zur Ausführung einer RTS-Instruktion vorbereitet und damit die Steuerung an Unterprogramm A zurückgegeben wird.

Adreßberechnung mittels Hardware

Die meisten Mikroprozessor-Operationen haben entweder mit Daten oder mit der Programmsteuerung zu tun. Die meisten benutzten Speicheradressierarten verfü-



gen über unterschiedliche Methoden zur Adreßerzeugung. Allerdings werden die Adressen von der Instruktion nur dazu benutzt, Daten oder Programmteile zu erhalten; die Adresse selbst ist für den Programmierer nicht verfügbar, in vielen Fällen wird sie sogar nach dem Abarbeiten des Befehls "vergessen". Manchmal ist es allerdings gerade die Adresse, die man für das Programm benötigt. Daher hat der MC68000 zwei Befehle, die dazu dienen, die Adresse zu erhalten, ohne daß sie zum Erlangen von Daten gebraucht wird. Wenn man den 68000 die Adresse berechnen läßt, wird dieser Vorgang wesentlich schneller ausgeführt.

Zwei Befehle, LEA (Load effective Address) und PEA (Push effective Address), berechnen und plazieren die Adresse jeweils im Adreßregister (LEA) bzw. im Stack (PEA). Man kann die effektive Adresse mit Hilfe jeder verfügbaren Adressierart und in Zusammenhang mit jedem Register berechnen. Die Befehle LEA und PEA sind besonders hilfreich, wenn man positionsunabhängige Code benutzt. Manchmal läßt sich auf diese Weise eine Adressierart vorteilhaft nutzen, die wesentlich schneller als beispielsweise die programmzähler-relative Adressierart läuft. Dann kann man die Adresse mit Hilfe von LEA erreichen und den Bereich des Speichers durch indirekte Adressierung über das Adreßregister, in dem sich der Wert, der durch LEA berechnet wurde, befindet, adressieren. PEA und LEA sind auch sehr hilfreich zur Weitergabe von Pointern oder Daten in andere Routinen oder zum Ablegen im Speicher. Manchmal ist es hilfreich, zu verifizieren, daß eine effektive Adresse auch korrekt ist oder zumindest im zulässigen Bereich liegt. Ohne diese beiden Befehle wäre es außerordentlich schwierig, Adressen, die vom Prozessor erzeugt sind, zu benutzen.

Befehle für gemeinsame Ressourcen

Systeme, die über mehr als einen Mikroprozessor verfügen, benutzen sehr häufig gemeinsame Ressourcen, z. B. Speicher, Puffer, E/A-Einheiten, Tasks usw. In diesem Fall muß ein Programm sicher unterscheiden können, welcher Prozessor gewisse Rechte in bestimmten Teilen im Speicher hat, oder im Puffer, in E/A-Einheiten bzw. einer Task. Der MC68000 hat einen Befehl TAS (Test and Set), der eine solche Zuweisung von Ressourcen zwischen Multiprozessoren einfach und sicher ausführen kann.

Wichtig bei dieser Instruktion ist, daß sie unteilbar ist, d. h. sie kann alle Zugriffe im vorgegebenen Adreßbereich ausschließen, bis die Arbeit in diesem Bereich beendet wird. Die Test-and-Set-Instruktion prüft ein gegebenes Byte, setzt die Status-Register-Bits N und Z entsprechend und setzt dann das höchstwertige Bit im Byte auf 1.

In den meisten Fällen benutzen die Mikroprozessoren die TAS-Instruktion folgendermaßen: Zunächst wird ein Byte gewählt, das den Status der gemeinsam genutzten Ressource repräsentiert (dieses Byte wird oft auch "Semaphor" genannt). Wenn der TAS-Befehl darauf hin-

weist, daß das Byte negativ ist (wenn das höchstwertige Bit 1 ist), weiß der anfragende Mikroprozessor, daß die Ressource in Benutzung ist. Der Prozessor kann dann entweder das Semaphor-Byte erneut testen, bis die Ressource verfügbar ist oder kann auf eine andere Task übergehen. Wenn das TAS-Byte positiv ist (höchstwertiges Bit ist 0), dann weiß der Mikroprozessor, daß die Ressource frei ist. Weil der TAS-Befehl direkt das höchstwertige Bit auf 1 setzt, können alle Mikroprozessoren, die Zugriff auf das Semaphor-Byte haben, die richtige Information über die gemeinsame Ressource erhalten. Der Mikroprozessor, der gerade auf die Ressource zugreift, ist dafür verantwortlich, das höchstwertige Bit zurückzusetzen, wenn er fertig ist.

Der einzige Grund dafür, daß dieser Prozeß effektiv arbeitet, ist die Tatsache, daß der unteilbare Read-Modify-Write-Buszyklus, der die TAS-Instruktion ausführt, mit Hardwaresignalen verhindert, daß irgendeine andere Einheit auf das Semaphor-Byte zugreift. Diese bedeutet, daß niemals zwei Prozessoren das Semaphor-Byte lesen können und gleichzeitig die Information bekommen, daß die Ressource verfügbar ist.

Supervisor- und User-Betriebsarten

Der MC68000 führt Befehle auf eine der beiden Betriebs- bzw. Privileg-Ebenen aus. Die obere Ebene mit der Bezeichnung "Supervisor-Ebene" stellt eine geschützte Umgebung, in der das Betriebssystem arbeiten kann, dar, wobei es selbst und seine Ressourcen vom weniger "vertrauenswürdigen" Benutzer-Code isoliert sind. Nach einer Reset-Operation beginnt der MC68000 in der Supervisor-Betriebsart zu laufen, in der das Betriebssystem sowie alle Interrupt-Routinen ebenfalls arbeiten. Die niedrigere Ebene trägt die Bezeichnung "Benutzer-Ebene" und stellt den Bereich dar, in dem die meisten Anwendungsprogramme ablaufen. Aus diesem Grund befindet sich der Prozessor die meiste Zeit auch in diesem Zustand.

Die einzige Möglichkeit, vom Supervisor- in den Benutzer-Zustand zu kommen, ist die Veränderung des S/U-Statusbits (*Tabelle 6*) im Statusregister des Prozessors. Dies nutzt auch das Betriebssystem aus, wenn es

Tabelle 6. Supervisor-Traps

address error	Wort- oder Langwort-Zugriff auf eine geradzahlige Adresse
illegal instruction	ungültiger Befehl
zero divide	Division durch Null
CHK instruction	Operation außerhalb der Grenzen
TRAPV instruction	Überlauf (V-Bit gesetzt)
privilege violation	Versuch der Ausführung eines privile- gierten Befehls im Benutzer-Modus
trace	Befehl beendet und T-Status-Bit-Regi- ster ist gesetzt
line 1010 emulator	Versuch, einen Opcode auszuführen, der mit "1010" beginnt
line 1111 emulator	Versuch, einen Opcode auszuführen, der mit "1111" beginnt
TRAPn instruction	TRAPn-Befehl ausgeführt (n = 015)

ein Programm auf Benutzer-Ebene startet. Sollte ein Interrupt in der Mitte einer Routine auf Benutzer-Ebene bearbeitet werden, läuft diese Interrupt-Routine ebenfalls auf Supervisor-Ebene, mit der Rückkehr in die unterbrochene Routine allerdings schaltet der MC68000 wieder auf Benutzer-Ebene.

Programme auf Benutzerebene können zum Betriebssystem nur über einen der 16 TRAP-Instruktionen gelangen. Man kann diese Befehle als Supervisor-Aufrufe auffassen, sie übergeben nämlich die Steuerung direkt an eine bestimmte Routine. Mit dem Anschluß einer TRAP-Routine kehrt der Prozessor in der Regel zur Original-Routine auf Benutzer-Ebene zurück, die dann fortgeführt wird. Es gibt 16 verschiedene Supervisor-TRAP-Befehle, die neben anderen Arten der TRAP-Befehle in Tabelle 6 zu finden sind.

Andere Methoden, um zur Supervisor-Ebene zu kommen, existieren, allerdings sind sie entweder bedingt (wie z. B. Fehler-TRAPs) oder asynchron (wie Interrupts). Trotzdem werden alle TRAPs vom Supervisor in ähnlicher Weise behandelt. Zunächst veranlaßt eine TRAP den Prozessor, den Inhalt des Programmzählers und des Status-Registers im Supervisor-Stack zu sichern. Danach geht er zur externen Vektortabelle und holt einen Wert, der den Grund für die TRAP identifiziert, der dann in den Programmzähler geladen wird. Damit kann jede Art TRAP eine separate Bearbeitungsroutine bieten, die dazu dient, das Problem zu lösen, die die TRAP verursachte, und zum Originalprogramm zurückzukehren.

Einige dieser TRAP-Formen sind an bestimmte Bedingungen gebunden. Abhängig davon, ob das Überlauf-Bedingungsbit gesetzt ist, veranlaßt die Instruktion TRAPV entweder nichts oder verursacht einen TRAP, das den MC68000 in den Supervisor-Zustand umschaltet. Dies ermöglicht dem Programm, alle Überlauf-Bedingungen in gleicher Weise mit einer einzigen Routine auf Systemebene zu bearbeiten. Eine andere derartige Instruktion ist die Check-Instruktion (CHK), die verifiziert, ob der Inhalt eines Registers größer als 0 und kleiner als ein spezifizierter Wert ist. Wenn dies innerhalb der Grenzen zutrifft, passiert nichts, und der nächste Befehl wird abgearbeitet. Wenn der Wert außerhalb der Grenzen liegt, springt das Programm direkt über eine Vektortabelle zu einer bestimmten TRAP-Routine zur Bearbeitung. Dies gibt dem Programmierer eine einfache Möglichkeit zu prüfen, ob ein Array-Index innerhalb der richtigen Grenzen liegt. Darüber hinaus werden Versuche, durch 0 zu dividieren und auf nicht richtig normierte Daten zugreifen zu wollen durch eine TRAP-Routine beantwortet.

Behandlung illegaler und nicht implementierter Opcodes

Um für zukünftige Erweiterungen der MC68000 genügend Raum zur Verfügung zu haben, benutzten die Entwickler dieses Prozessors nicht alle Bitmuster, die für die 16-Bit-Opcodes zur Verfügung stehen.

Tabelle 7. Privilegierte Instruktionen im 68000

STOP
RESET
RTE
MOVE (wenn ein Wort zum Statusregister geschoben wird)
MOVE USP
AND, EOR, or OR (wenn ein Immediate-Wert mit dem
Statusregister kombiniert wird)

Bei anderen Mikroprozessoren kann man beobachten, daß undefinierte Opcodes ausgeführt werden, häufig mit katastrophalen Ergebnissen, wobei die Kontrolle über den Prozessor verloren geht oder wertvolle Arbeit zerstört wird. Um sicherzustellen, daß ein System vollständig narrensicher ist, wenn undefinierte Opcodes auftreten, akzeptiert der MC68000 keine illegalen Befehle, sondern führt statt dessen eine spezielle Trap-Routine zur Korrektur aus.

Um es zu erleichtern, ganze Blöcke neuer Instruktionen für MC68000-Prozessoren hinzufügen zu können, sind zwei Untergruppen möglicher Opcodes noch nicht implementiert. Jeder 16-Bit-Opcode, der mit dem Binärwert 1010 oder 1111 beginnt, wurde beim 68000 nicht definiert. Versuche, Opcodes mit diesen Vorziffern auszuführen, werden separat erkannt. Dabei führt der Prozessor entweder eine "Line-1010-Emulator"- oder eine "Line-1111-Emulator"-Trap-Routine aus, durch die der Programmierer in der Lage ist, Softwarefunktionen zu emulieren, die auf dem Prozessorchip nicht vorhanden sind. In der Regel werden die 1111-Opcodes als Fließkommabefehle definiert; die 1010-Opcodes sind für die Benutzung in Zusammenhang mit Prozessoren gedacht, die nach dem MC68020 kommen.

Privilegierte Befehle

Privilegierte Befehle haben eine spezielle Eigenschaft: Sie können lediglich dann ausgeführt werden, wenn der Prozessor auf Supervisor-Ebene arbeitet. Versuche, diese auf Benutzerebene ablaufen zu lassen, verursachen sogenannte "Privilege-Violation-Traps", durch die der Supervisor bestimmte Aktionen auslösen kann.

Die privilegierten Befehle sind in Tabelle 7 zusammengefaßt. Diese Befehle sind deshalb auf nur eine Ebene beschränkt, weil sie Ressourcen oder Services modifizieren bzw. steuern, die nur vom Betriebssystem beeinflußt werden dürfen. Viele dieser Befehle modifizieren den unteren Teil des Statusregisters (SR), in dem sich das S/U-Supervisor-Bit befindet, die Interrupt-Maske und ein Trace-Mode-Umschalter. Diese Ressourcen dürfen nicht in die Hände des Benutzers fallen, sondern werden vom Supervisor gesteuert.

Eine weitere privilegierte Ressource ist der "Supervisor-Stack-Pointer" (SSP). Dieser Pointer ist nur dann sichtbar (als Adreßregister A7), wenn der MC68000 auf Supervisor-Ebene arbeitet, ähnlich wie der Benutzer-Stack-Pointer (USP), der nur dann sichtbar ist (als Regi-

ster A7), wenn der MC68000 auf der Benutzer-Ebene arbeitet. Allerdings muß das Betriebssystem auch auf einen verborgenen USP zugreifen können, wenn eine neue Task auf Benutzer-Ebene initialisiert werden soll. Dies erfolgt mit Hilfe der speziellen privilegierten Instruktion MOVE USP.

Der Befehl Stop hält den Prozessor bei der Ausführung weiterer Befehle an, während er auf einen Interrupt, eine Trace-Exception oder einen Reset zur Initialisierung einer neuen Aktivität wartet. Der Befehl lädt auch das Statusregister mit einem 16-Bit-Immediate-Wert, durch den der Programmierer in der Lage ist, gewisse Interrupts freizugeben, bevor der Mikroprozessor gestoppt wird. Nur der Supervisor kann diese Betriebsart initialisieren, weil sie in den Händen des Benutzers die zeitliche Integrität des Betriebssystems stören und einen Absturz hervorrufen könnte. Der Befehl muß auch deswegen auf Supervisor-Ebene beschränkt werden, weil er das gesamte Statusregister betrifft.

Der Reset-Befehl ist eine leistungsfähige Operation. Wenn sie ausgeführt wird, erscheint auf der Reset-Leitung des MC68000 ein Impuls, ohne daß der Prozessor selbst zurückgesetzt ist. Man benutzt diesen Befehl typischerweise nach einem "katastrophalen" Fehler, bei dem das Betriebssystem selbst versucht, den normalen Betrieb wieder aufzunehmen. Hiermit ist es möglich, daß das Betriebssystem seine Umgebung initialisiert (d. h. Reset des gesamten Systems außer dem Mikroprozessor), ohne daß der Prozessor selbst zu einem Neustart gezwungen ist. Auch dieser Befehl ist ganz offensichtlich ungeeignet für die Benutzer-Ebene. Die letzte privilegierte Instruktion ist RTE (Return from Exception). Eine "Exception" ist ein Vorgang, der den Mikroprozessor dazu veranlaßt, eine andere Operation als die nächste normale Instruktion auszuführen. Interrupts und Traps sind Beispiele für Exceptions. Der RTE ist ein ähnlicher Vorgang wie ein "Return from Interrupt", der bei den meisten Mikroprozessoren vorgesehen ist. Die Operation lädt sowohl den Programmzähler als auch das Statusregister mit den Werten aus dem oberen Ende des Stack. Weil alle Exceptions den Prozessor dazu veranlassen, im Supervisor-Betrieb zu arbeiten, wird die RTE-Instruktion nur in diesem Modus ausgeführt. Daher handelt es sich um eine privilegierte Instruktion.

Es ist wichtig, zu erkennen, daß privilegierte Befehle nur auf Supervisor-Ebene ausgeführt werden können, auf der üblicherweise das Betriebssystem residiert. Die beiden Ebenen der Privilegierung und die beschränkte Verwendungsfähigkeit privilegierter Befehle ermöglichen den Aufbau von Systemen, bei denen es nicht möglich ist, daß Anwendungsprogramme auf Benutzerebene Zerstörungen auf der Betriebssystemebene anrichten können.

Zusammenfassung

Die Architektur des MC68000 ist, wie dieser Beitrag gezeigt hat, insbesondere im Hinblick auf den Programmierer entwickelt worden. Verzweigungs- und Sprung-Befehle dieses Prozessors geben eine vollständige Kontrolle über den Programmfluß und vereinfachen häufig benutzte Schleifen- und Ketten-Verschiebungs-Konstrukte. Die Befehle LINK und UNLINK machen den Aufbau modularer Programme mit lokalen Variablen einfach. Andere Befehle führen komplexe Adreßberechnungen schnell aus, helfen bei der Nutzung gemeinsamer Ressourcen, schützen die Datenintegrität des Betriebssystems und ermöglichen die "Wiederbelebung" bei Fehlern. Darüber hinaus ist die Architektur sowie der Zeichensatz so konzipiert, daß Erweiterungen mit leistungsfähigeren und anspruchsvolleren Funktionen ohne weiteres möglich sind.

Neuerscheinung

in der Reihe Franzis Ingenieur-Elektronik

Handbuch der digitalen Elektronik

Von Jan Hendrik Jansen

Das Handbuch der digitalen Elektronik ist ein großes und eindeutig praxisbezogenes Lehr- und Nachschlagewerk. – Umfassend und kompetent wird dem Techniker hier Schritt für Schritt das notwendige Ingenieurwissen der digitalen Elektronik vermittelt. Das geschieht ausführlich, anschaulich sowie einprägsam und gut verständlich. Das Handbuch der digitalen Elektronik gibt den aktuellen Stand der Technik wieder. – Der Anwender dieses Standardwerkes lernt die Entwicklung digitaler Schaltungen und Systeme mit allen Problemen und Variationen kennen. Das sichert ihm langfristig den Berufserfolg bei der Entwicklungsarbeit. Selbstverständlich kann mit jedem Band, dem Bedarf entsprechend, auch separat gearbeitet werden.



der Lektüre problemlos an weitere Entwicklungsstufen herangeht.

Teil 1: Bausteine in TTL und CMOS

Die Kombination elementarer elektronischer Grundfunktionen zu digitalen Bausteinen. – Größe: 23 × 16,5 cm. 310 Seiten, 293 Abbildungen. Lwstr-kartoniert mit Schutzumschlag.

DM 65.-

ISBN 3-7723-7921-4



Teilschaltungen komplexerer Art behandelt dieser Band in großer Fülle. Der Techniker wird beim Durcharbeiten und Befragen ohne großen Aufwand mit der Anwendung dieser Circuits vertraut gemacht. Der Aufbau von Schaltungen gipfelt in selbständigen Systemen. Bei der Zusam-

menschaltung von Systemen kommt auch die Datenübertragung mittels Glasfaser zur Sprache. Einen anderen Schwerpunkt des Bandes bilden die Speicherfunktionen von Flip-Flops. Sowohl einzelne Flip-Flops als auch Zähler, Teiler und Register, die aus ihnen zusammengesetzt sind, werden ausführlich dargestellt und interpretiert. Praktische und für den Nachbau geeignete Schaltungen dazu werden ausführlich besprochen. Der zweite Band des Handbuches bietet auf einen Schlag viele Lösungen für vielfältige Probleme.

Auszug aus dem Inhaltsverzeichnis:

Einführung in die digitale Schalttechnik und das binäre Rechnen. Speicherfunktionen, Kodieren und Information. Gleitkomma (floating point). Der Begriff "Uberlauf" (overflow). – Elementare Verknüpfungsschaltungen. (Die Symbole der NAND- und NOR-Verknüpfung nach Milspec 806B. Der Entwurf eines Logik-Schemas in IEC-Symbolik. Disjunktive Normalform oder Standardsumme. Karnaugh-Veitch-Diagramme für zwei Eingangsvariable.) – Diagramme und Codes. (Darstellung von Information in einem Zeitdiagramm. Der 7-Segment-Code zur Digitalanzeige. Oktal-Code und Hexadezimal-Code.) – Familien logischer Schaltungen. (Dioden-Logik (DL) und Dioden-Transistor-Logik (DL) und Dioden-Transistor-Logik (DL) und Dioden-Transistor-Logik (DL) und Power-Schottky-Logik (LS-TTL). Die Familien 74H. 74S und 74L. Neue Logikfamilien in bipolarer Technik – AS, ALS und FAST. CMOS-4000-Serie und 4HC/74HC-Serie. ECL-10000-Serie. Der monostabile und astaoile Multivibrator mit NE555.) – Tips zum Entwerfen und Verdrahten von logischen Schaltungen. (Übersprechen zwischen den Signalleitungen. Charakteristische Impedanz und Selbstinduktion von Signalleitungen. Vermeiden von Reflexionen in digitalen Schaltungen durch Verwendung verdrillten Drahtes. CMOS durch einen niederohmigen Steuergenerator steuern. Entstehung unerwünschter Nadelimpulse (glitches). – Sachverzeichnis.

In diesem ersten Band wird der Ingenieur mit den entscheidenden Grundlagen der Digitaltechnik

vertraut gemacht. Mit Hilfe fundamentaler TTL- und CMOS-Bausteine werden digitale Teilschal-

tungen entworfen und bereits so verdrahtet, daß schon erste Anlagen entstehen. Die zahlreichen und einprägsamen Schaltungsbeispiele ebnen dazu den Weg. Diese Beispiele bilden gleichzeitig

die Brücke zur Praxis. Der Techniker erkennt jetzt ganz deutlich, daß die Kombination einer Reihe

von Grundfunktionen zu immer weiteren und komplexeren Funktionen bzw. Systemen führt. Die Vermittlung dieses Grundwissens geschieht so ausführlich und gründlich, daß der Leser nach

Auszug aus dem Inhaltsverzeichnis:

Verdrahtungstechniken und Verbindungssysteme. (Mehrschicht-Platinen und doppelseitig bedruckte Platinen. Steckverbindung zwischen den Rahmengestellen und Verbindungssysteme zur Außenwelt. Glasfaser. Koppelelemente für Glasfasern. Signalverzweigung bei der Glasfaser-Kommunikation.) – Logische Schaltungen und deren Verwendungsbereiche – kombinatorische Logik. (Anzeige logischer Spannungswerte mittels lichtemittierender Dioden (LED). Einzelne und kombinatorische Funktionen mit UND-, ODER-, NAND- und NOR-Schaltungen. Vermehrung von Empfangen. Mustergenerator zur Erzeugung von Zeitsignalen. Kombinatorische Funktionen mit UND-ODER-NICHT-Schaltungen. Exklusive ODER-Schaltung, logischer Addierer und Vergleichsschaltung (Comparator). Schnelle CMOS-74HC-Serie.) – Speicherelemente. (4-bit-Register aus RS-Flipflops mit einseitiger Einlesung. SRT-Flipflop. Untersuchung eines aus NAND-Schaltungen zusammengesetzlen JK-Flipflop. D-Flipflop. und NAND-Schaltungen zusammengestellt. Vierteiler mit flankengetriggerten D-Flipflops. Übersicht über die Steuersymbolik für Speicherelemente gemäß (EC.) – Zähler und Frequenzteiler. (Modulo-10-Zähler oder Zehnteiler. Kaskadenschaltungen binärer und binär-dezimaler Zähler. IEC-Symbolik für Zähler- und Teilerschaltungen. Programmierbare Johnsonzähler zur Frequenzsynthese-Verwendung. Entwurf eines digitalen Uhrwerks mit binären Zählern.) – Register (Informationsübertragung zwischen Registern untereinander sowie zwischen Registern und anderen Datenquellen. Register mit adressierbaren Flipflops. Register mit Datenfreigabe-Eingang und Three-state-Ausgang. Schieberegister mit seriellen und paralleien Eingängen bzw. Ausgängen.

Teil 3: Komplexe Bausteine und Datenkommunikation

soll im März 1986 erscheinen. ISBN 3-7723-7941-9 Teil 4: Die Technik der Mikrocomputer

befindet sich in Vorbereitung. ISBN 3-7723-7951-6



Der große Fachverlag für angewandte Elektronik und Informatik



Franzis-Verlag







- cessor (NS 32081)
- 4 Kanal DMA-Controller (68450)
- SCSI (SASI) Interface für Harddisk bis 2 GByte und Tapes
- Floppy-Disk Interface 8/5" DD/DS
- Real Time Clock mit Akku-Pufferung

serielle Schnittstellen mit

RS232 oder RS422 Interface

2 syn./asyn., 6 asyn.

- VMEbus Interface mit 4 Level Bus Arbitration Module
- Leistungsfähiges Monitorprogramm mit Assembler/Diassembler
- Volle Software-Unterstützung

Betriebssysteme OS9/68000

Modulares Echtzeitbetriebssystem für Mehrbenutzerbetrieb mit Unix-kompatibler Benutzeroberfläche. Unterstützt durch alle modernen Hochsprachen sowie diverse Anwenderprogramme.

CP/M 68K

Flexibles Single-User Betriebssystem mit breiter Softwareunter-

stützung durch Hochsprachen und Systemutilities. Dateikompatibel zu CP/M 2.2 und CP/M 86. Der optional erhältliche CP/M 2.2 Emulator öffnet dem Anwender zusätzlich das derzeit größte Softwareangebot der Welt.

Schnellstes Echtzeitbetriebssystem für den industriellen Einsatz. Unter-

stützt durch die Hochsprachen Basic, Pascal, Fortran und C.

PEARL

Echtzeit Betriebssystem auf der Basis der Prozessrechnersprache PEARL zur effizienten Programmentwicklung komplexer Echtzeitaufgaben.




PPI

Platinen-Set zur Echtzeitübernahme und Verarbeitung von Videosignalen.

- Standard Videoeingang für alle CCIR und EIA kompatible Kameras oder Bildquellen
- Auflösung bis zu 512 x 511 Bildpunkten in 255 Graustufen oder Farben

Verschiedene Ausbaustufen des Bildspeichers ermöglichen das Speichern von max. 16 unabhängigen Bildern der Auflösung 512 x 256 x 8 bit

- Schneller transparenter VMEbus-Zugriff auf den Bildspeicher
- RS 170 kompatibler Video-Ausgang für Kontrollmonitor





HRG


Hochauflösende Grafik-Platine für Schwarzweiß- und Color-Rastermotive mit Bildspeichererweiterung DME-1.

- Auflösung bis zu 2048 x 1024
 Bildpunkten frei wählbar
- 8 Graustufen oder Farben und Blinken auf einer Platine
- Schneller Grafik-Controller (NEC 7220 A)

- Direkter Zugriff zum Bildspeicher über VMEbus
- PAN, SCROLL, ZOOM
- Fremdsynchronisierbar
- Softwareunterstützt durch entsprechende Grafiktreiber

Typische Applikations-Beispiele:

- Hochauflösende grafische Ausgabe für CAD/CAM
- 2) Grafische Darstellung von Prozeßdaten





Boards

SAC

Schneller Stand-Alone-Computer für Multiprozessor-Umgebungen oder lokalen Einsatz

GRAZ-3

LOW-Cost Farbgrafikplatine mittlerer Auflösung für CCIR-Monitor

RAM 512

Dynamische Speicherkarte bis 2 MByte, voll dekodiert für echten Longword-Zugriff (32 Bit)

RARO-1

Konfigurierbare Speicherkarte mit 16 Byte-wide-Sockeln nach JEDEC-Standard

APAL

Digitale I/O-Karte mit 48 programmierbaren I/O-Leitungen und zwei 24 Bit-Timern, Statusanzeige über **LEDs**

IGEN

Interrupt-Generator mit 32 Eingängen, 4 seriellen Schnittstellen und 16 8Bit Timer/Counter


Analog I/O-Karte, 8 analoge Eingänge, 4 analoge Ausgänge 12 Bit Auflösung, Wandelzeit < 9 µsec

Systeme

- CPU 68000 oder 68010
- Multiprozessorfähig
- Arbeitsspeicher 256 KByte bis 16 Mbyte
- Breites Angebot von verschiedenen Massenspeichermedien für alle Anwendungsbereiche von 2-170 MByte über Standard SCSI Schnittstelle
- Massenspeicherzugriff über DMA möglich




- Mehrplatzunterstützung bis max. 8 Benutzer über V24/RS232c oder RS422 Schnittstellen
- Je nach Grundausbaustufe 6-19 freie VMEbus Steckplätze für Systemerweiterungen
- Volle 32-Bit Unterstützung des VMEbusses für Erweiterungskarten
- Unterstützt durch alle Standard-Betriebssysteme der Industrie



TE 84

A Berbolom waren tur ien ting the last Allways as



UNIFRAME 68K

and the second section of the second

Software


CP/M 68K

Lieferumfang: C-Compiler, Macro-Assembler, Debugger Sprachen: BASIC Interpreter, C-BASIC Compiler, MT + Pascal Compiler, Omegasoft Pascal, SVS Fortran 77, Z80 Emulator. Weitere Sprachen auf Anfrage. In Vorbereitung: Concurrent CP/M-68K, Modula, LISP, 6809 Emulator

OS9/68000

Realtime Multiuser Multitasking Betriebssystem Lieferumfang: Bildschirmorientierter Editor, Macro-Assembler, Debugger Sprachen: C-Compiler, BASIC 09, Omegasoft Pascal, DYNACALC, STYLOGRAPH, Mail Merge In Vorbereitung: Pascal 09, Fortran Compiler

Etter et ett newiger einstungsfähiger Mittelstandsanternemiten mit e et al a la traversión a l'Albert Energe (Imperi personnache una Lyddhelle i ik trouw u per der beskung heer Augabenstek mat



Eltec Elektronik GmbH · Galileo-Galilei-Straße 11 · 6500 Mainz 42 Postfach 65 · Telefon 06131/50031 · Telex 4187273

Anton Nausch

Die M68000-Familie

Fünf extrem leistungsfähige Mikroprozessoren mit einer internen Wortbreite von 32 Bit und externen Wortbreiten von 8, 16 oder 32 Bit umfaßt die M68000-Familie – zusammen mit einer großen Zahl von Peripherie-ICs. Hier ein kurzer Überblick der CPUs und Peripherie-ICs aus der M68000-Familie.

Die Prozessoren der M68000-Familie

Der Ausgangspunkt für die M68000-Familie ist der 16/32-Bit-Mikroprozessor MC68000. Seit 1979 ist er auf dem Markt verfügbar und ist in vielen Anwendungen zu finden. Seine Architektur sowie Merkmale sind die Grundlage für alle Mikroprozessoren der M68000-Familie.

Diese Merkmale umfassen:

- Acht 32-Bit-Datenregister
- Sieben 32-Bit-Adreßregister
- Zwei voneinander unabhängige Stackpointer (Userund Supervisor-Stackpointer)
- Ein 32-Bit-Programmzähler
- Ein 16-Bit-Statusregister
- 56 sehr leistungsfähige Befehle
- 14 universelle Adressierungsarten
- Fünf verschiedene Datentypen
- Vorkehrungen für die Erkennung und Bearbeitung von Ausnahmezuständen
- 16 MByte nichtsegmentierter, linearer Adreßraum
- Adreß- und Datenbus ohne Multiplex-Umschaltung

Der 8/32-Bit-Mikroprozessor MC68008

Der Mikroprozessor MC68008 ist eine Variante des MC68000. Objekt- und Sourcecode des MC68008 sind voll kompatibel zum MC68000. Das bedeutet, daß alle Programme, die für den MC68000 geschrieben wurden, genauso im MC68008 ablaufen. Das gilt aber auch für die umgekehrte Richtung (MC68008-Programme laufen auch auf dem MC68000). Intern ist der MC68008 genauso aufgebaut wie der MC68000, er besitzt also denselben Registersatz usw. wie der MC68000. Der ein-

zige wichtige Unterschied zwischen MC68000 und MC68008 besteht in der Breite des Datenbusses. Während beim MC68000 der Datenbus 16 Bit breit ist, hat er beim MC68008 eine Breite von 8 Bit. Dadurch ist es möglich, die Leistung des MC68000 in ein reines 8-Bit-System zu bringen. Eine weitere Einschränkung, die bei einem 8-Bit-System jedoch nicht ins Gewicht fallen sollte, ist der Adreßbereich des MC68008 von 1 Megabyte.

Die virtuelle Maschine MC68010

Der MC68010 stellt in der M68000-Familie die Fortsetzung des MC68000 in Richtung höherer Leistung dar. Von den Merkmalen, wie Architektur, Registersatz, Businterface usw., besitzt der MC68010 dieselben Daten wie der MC68000. Von der Software her ist der MC68010 voll aufwärtskompatibel in Objekt- und Sourcecode. Kompatibilität von MC68000 und MC68010 ist auch bei der Anschlußkonfiguration gegeben. Beide Prozessoren sind vollkommen anschlußkompatibel. Der MC68010 kann daher sofort in jeder auf dem MC68000 basierenden Hardware verwendet werden. Zusätzlich kann der MC68010 auch mit virtuellem Speicher zusammenarbeiten, und er stellt eine virtuelle Maschine dar.

Der 32-Bit-Mikroprozessor MC68020

Der MC68020 ist der 32-Bit-Typ der 68000-Familie. Er ist voll aufwärts Objekt-Code-kompatibel zu den anderen Mikroprozessoren der 68000-Familie. Durch seine zusätzlichen, sehr leistungsfähigen Adressierungsarten ist er ideal geeignet für Anwendungen mit höheren Programmiersprachen. Sein Adreßbereich von 4 GByte läßt sehr umfangreiche Programme zu. Zusätzlich ist der 68020 wie auch der 68010 eine virtuelle Maschine und kann virtuellen Speicher verwalten. Dazu wird eine "Memory Management Unit" (Speicherverwaltungseinheit) benötigt. Es ist möglich, dafür die bekannte MMU MC68451 zu verwenden. Sinnvoller ist es jedoch, eine MMU für Paging-Zugriff, die unter der Bezeichnung MC68851 ab Ende 1985 verfügbar sein wird, einzuset-

	Typen- bezeichn.	Bausteintyp	Beschreibung	Hersteller	Geschwindig- keit	Gehäuse
	MC68000	16/32-Bit-MPU	MPU, 16 Bit externe, 32 Bit interne Wortbreite. 17 allgemeine 32-Bit-Register. 16 MByte linearer Adreßbereich	M, H, MK, R, S, T	8, 10, 12,5 MHz	64polig L, P 68polig R ZB, ZC, FN (2Q85)
	MC68008	8/32-Bit-MPU	MPU, 8 Bit externe, 32 Bit interne Wortbreite. 17 allgemeine 32-Bit-Register. 1 MByte linea- rer Adreßbereich (4 MByte in FN-Gehäusever- sion)	M, MK, S, T	8, 10 MHz	48polig L, P 52polig FN (2Q85)
	MC68010	Virtuelle Maschine 16/32-Bit-MPU	MPU, 16 Bit externe, 32 Bit interne Wortbreite. 17 allgemeine 32-Bit-Register. Virtueller Speicher mit 16 MByte linearem Adreßbereich	M, S	8, 10, 12,5 MHz	64polig L, P 68polig R
	M68012	Erweiterte virtuelle Maschine 16/32-Bit-MPU	MPU, 16 Bit externe, 32 Bit interne Wortbreite. 17 allgemeine 32-Bit-Register. Virtueller Speicher mit 2 GByte linearem Adreßbereich	M	8, 10, 12,5 MHz	84polig R
	MC68020	32-Bit-MPU	Echter 32-Bit-Mikroprozessor. 4 GByte linearer Adreßbereich. Coprozessor-Interface. Instruktions-Cache, dynamische Busbreiten-Anpassung, Leistung 23 MIPS	M	12,5 MHz 16,67 MHz (1Q85)	114polig R
	MC68881	Fließkomma- Coprozessor (FPCP)	Entspricht IEEE-Spezifikationen für moderne Fließkommaverarbeitung. Einfache, doppelte und erweiterte Genauigkeit	М	12,5 MHz 16,67 MHz	68polig R
	MC68451	Speicher- verwaltungs- Einheit (MMU)	MMU-Baustein für 68000- und 68010-Systeme ohne Demand-Paged-Zugriff	M, MK	8, 10 MHz	64polig L 68polig R
opercifer ver waituitg	MC68851	Paged-MMU (PMMU)	32-Bit-Speicherverwaltungs-Einheit für De- mand-Paged-Zugriff auf virtuellen Speicher (68020-Systeme)	M (3Q85)	12,5 MHz 16,67 MHz	121polig R
	MC68461	Speicher- verwaltungs- Controller (MMC)	Gate-Array-Implementierung der PMMU- Funktion. Eignet sich für 68020, 68010 und 68012	M (4Q85)	N/A	R oder "Mezz-Board"
	MC68440	Doppel- Controller DMA (DDMA)	Schneller Zwei-Kanal-DMA-Controller. 5 MBit/s Transferfrequenz	М	8, 10, 12,5 MHz (3Q85)	64polig L 68polig R
	MC68450	DMA-Controller (DMAC)	Vier-Kanal-DMA-Controller. Eignet sich für komplexe verkettete Datentransfers	M, H	8, 10 MHz	64polig L 68polig R
	MC68442	DDMA	DDMA mit 32-Bit-Adressen. Unterstützt den 4-GByte-Adreßbereich des MC68020. An- schlußkompatibel zum 68440/68450	M	8, 10, 12,5 MHz (3Q85)	64polig L, P 68polig R
	MC68153	Bus-Interrupt- Modul (BIM)	Verarbeitet Interrupts von vier unabhängigen Quellen für sieben MPU-Interruptebenen	M	200 ns Zugriffszeit (16-MHz-Takt)	40polig L, P
	MC68452	Bus- Arbitrations- Modul (BAM)	Regelt den Zugriff auf ein 68000-System mit bis zu acht lokalen Mastern	M	50 ns Arbitra- tionszeit	28polig L, P
	MC68173	VMEbus- Controller (E-BUSCON)	Steuert Arbitration zwischen VMEbus/lokalem Bus, VMEbus-Requests. Bus-Transceiver-Steuerung	S (2Q85)	N/A	28polig L, P
	MC68173	VMEbus- Controller (S-BUSCON)	Interface für Operationen zwischen Hochge- schwindigkeits-Peripheriebus (VMSbus) und VMEbus	S (2Q85)	N/A	28polig L, P
	MC68174	VMEbus-Arbiter (E-BAM)	"Round-Robin"- und 4-Ebenen-Prioritäts-Arbitration für VMEbus	M (2Q85)	N/A	20polig L, P

Type bezei	en- ichn.	Bausteintyp	Beschreibung	Hersteller	Geschwindig- keit	Gehäuse
6856	1	Multi-Protokoll- Kommunikations- Controller (MPCC-2)	Einkanal-Interface für 68000-Asynchron, Bi- synchron, SDLC	R (1Q85)	4 MBs	48polig L
68562	2	Serieller universeller Doppel-Komm Contr.	Zwei-Kanal-Kommunikations-Controller, asynchrone Bytesteuerung (bisynchron DDCMP, X.25), DMA-Interface, Zähler/Zeit- geber	S (1Q85)	4 MBs	48polig L
68564	4	Serielle E/A (SI/O)	Zweikanal-Typ (asynchron, bisynchron, SDLC)	MK	1 MBs	48polig L, P
MC68		Multi-Protokoll- KommContr, (MPCC)	Ein-Kanal-Typ (Bytesteuerung, bitorientiert), CRC-Schaltung (der Typ MC2652 hat ein eige- nes Businterface)	M, S	2 MBs	40polig L, P
MC68	8653 653	Polynomial- Generator- Checker (PGC)	Fehlerkorrektur, Codeerzeugungs-/Kompara- torschaltung; paßt zu MPCC 68652 und EPCI68661 (der Typ MC2653 hat eigenes Bus- interface)	M, S	4 MBs	16polig L, P
MC68 MC26		Erweitertes Peripherie- KommInterface (EPCI)	Universeller asynchroner/synchroner Sender/ Empfänger mit Doppel-Puffer; interner Takt- generator (der Typ 2661 hat eigenes Businter- face)	M, S	1 MBs	28polig L, P
MC68 MC26 MC26	681	Doppel-UART (DUART)	Zwei Kanäle, vier gepufferte Empfänger, dop- pelter gepufferter Sender, unabhängige Baud- ratenwahl 1 MBit/s (2681 hat eigenes Busin- terface, 2682 bietet Teilfunktion in einem kleineren Gehäuse)	M, S	1 MBs	40polig L, P (MC2682 28polig)
68590	0	LAN-Controller für Ethernet (LANCE)	Vollständiges Ethernet-Interface nach IEEE- Spezifikationen für 68000-Systeme, mit DMA-Controller	MK (2Q85) M (1Q85)	10 MBs	48polig L
68802	2	IEEE 802.3 LAN Controller (LAN)	Kommunikationssteuerung zwischen 68000- Systemen und LAN-Protokoll (802.3)	R	10 MBs	40polig P
	8454	Intelligenter Multi-Disk- Controller (IMDC)	Steuert bis zu vier Plattenlaufwerke, jede Kombination von einfacher/doppelter Schreibdichte, Hard- und Floppy-Disk mög- lich, 256-Byte-FIFO, 4-GByte-DMA-Con- troller	M, S	8, 10 MHz	48polig L, P
68459	9	Platten-PLL (DPLL)	Zusatzbaustein für IMDC 68454, dient zum Anschluß von mehr als einem Laufwerk an den IMDC	S	N/A	24polig L, P
68465	5	Floppy-Disk- Controller (FDC)	Zum Anschluß an zwei Laufwerke für Disket- ten doppelter Dichte am 68000-Bus	R	N/A	48polig L, P
MC68 68121		Intelligenter Peripherie- Controller (IPC)	Peripherie-Steuerung für M68000- und M6800-Systeme	M, S	1 MHz 1,25 MHz	48polig L
MC68		Parallel- Interface/Timer (PI/T)	Unidirektionales/bidirektionales 8-/16-Bit-Par- allel-Interface mit doppeltem Puffer, 24-Bit- Zeitgeber mit 5-Bit-Vorteiler, 68000-Interface	M, MK 8,T	8, 10 MHz	48polig L, P
MC68		Multi-Funktions- Peripherieeinheit (MFP)	Ein-Kanal-USART, acht Source-Interrupt- Controller, acht parallele E/A-Leitungen, vier 8-Bit-Timer	M, MK	4 MHz 1 MBs USART	48polig L, P
		Raster-Memory- System (RMS)	Eignet sich für Bit-Mapped- oder objektorientierte Grafiksysteme. Die Merkmale umfassen Objektdefinition und -manipulation, Kollisionserkennung, Lichtgriffeleingang, x/y-Erfassung und -Interrupt, 32 aus 4096 Farben, sichtbare/virtuelle Bildschirme	M(2Q85)	N/A	28polig L, P (beide)

zen. Als Zwischenlösung existiert mit dem MC68461 eine Ersatzschaltung für die MC68851. Die Leistungsfähigkeit des MC68020 basiert nicht nur auf seiner 32-Bit-Architektur, sondern auch auf seinem Befehlscachet, der auf dem Chip vorhanden ist.

Für die M68000-Familie ist in der Zwischenzeit eine große Anzahl verschiedener Peripheriebausteine verfügbar. Der Bus des MC68000 ist asynchron. Das bedeutet. daß der Prozessor die Adresse auf dem Bus mit einem Strobesignal gültig macht und daraufhin die Peripherie "Data Transfer Acknowledge"-Signal (DTACK) antwortet, wenn die Lese- oder Schreiboperation durchgeführt werden kann. Das ist eine sehr effiziente Methode und sie erleichtert den Systementwurf. da sich sowohl langsame als auch schnelle Peripherie ohne Aufwand anschließen läßt. Verschiedene Karten in einem System können unterschiedliche Antwortzeiten besitzen, und trotzdem läuft das System immer mit der größtmöglichen Geschwindigkeit. Neue Peripheriesteuerbausteine werden nicht nur die asynchrone Busstruktur des 68000 unterstützen, sondern auch andere Eigenschaften, wie zum Beispiel die "Function-Code-Bits". Diese Peripheriebausteine wurden so entworfen, daß sie in Systemen mit dem 8-Bit-Typ 68008, den 16-Bit-Typen 68000 und 68010 oder dem 32-Bit-Typ 68020 eingesetzt werden können. Das bedeutet für den Anwender, daß er wegen der großen Stückzahl billiger einkaufen kann und die Entwicklungskosten niedriger sind.

Der intelligente Peripheriesteuerbaustein MC68120/MC68121/MC687120

Diese Bausteinfamilie basiert auf dem MC6801, einem Single-Chip-Mikroprozessor. Sie enthalten alle drei je eine serielle Schnittstelle, viele E/A-Leitungen, einen Timer, einen Dual-Port-RAM-Puffer mit 128 Byte und zwei voneinander unabhängige Busse. Der eine Bus dient zum Zugriff des MC68000 auf das Dual-Port-RAM des MC68120/121/7120 und der zweite Bus dient zum Anschluß von lokaler Peripherie an den MC68120/121/ 7120. Der MC68120 enthält zusätzlich dazu ein ROM mit 2048 Byte auf dem Chip, beim MC68121 fehlt dieses ROM. Der MC687120 verfügt statt des 2048-Byte-ROMs über ein 2048-Byte-EPROM. Der hauptsächliche Anwendungsbereich für diese Peripheriecontroller ist die Ansteuerung von Terminals, Druckern usw. in einem leistungsfähigen MC68000-System, um den Zentralprozessor von Ein-/Ausgabeaufgaben zu entlasten.

Der Interrupt-Controller MC68153

Für den Aufbau eines Interruptsystems mit dem MC68000 benötigt man Bausteine, die an den MC68000 einen Interruptvektor übergeben können. Da nicht alle Bausteine diese Aufgabe erfüllen, ist der MC68153 dafür vorgesehen, die Eigenschaften zu nutzen.

Das Parallelport mit Timer MC68230

Dieser Baustein enthält drei 8-Bit-E/A-Ports, vier Handshake-Leitungen und zwei 24-Bit-Timer mit einem 5-Bit-Vorteiler. Die E/A-Ports können uni- oder bidirektional konfiguriert werden und entweder als drei 8-Bit-E/A-Ports oder als ein 16-Bit- und ein 8-Bit-Port fungieren.

Die DMA-Controller MC68440/MC68450

Um Daten in einem System schnell übertragen zu können, benötigt man einen DMA-Controller. Hierzu gibt es die beiden Bausteine MC68440 und MC68450. Der wichtigste Unterschied zwischen diesen beiden Bausteinen besteht darin, daß der MC68440 ein Zweikanal-DMA-Controller ist und der MC68450 ein Vierkanal-DMA-Controller.

Die Speicherverwaltungseinheit MC68451 (MMU)

In einem System mit einem MC68000 hat eine MMU verschiedene Aufgaben zu erfüllen: erstens die Umsetzung von logischen Adressen in physikalische und zweitens den Aufbau von Schutzmechanismen für verschiedene Speicherbereiche. Die MC68451 ist eine MMU, die mit Segmenten arbeitet. Es sind auf der MMU Vorkehrungen für die Verwaltung von 32 Segmenten getroffen. Der Baustein kann aber mit "Paging" verwendet werden, wobei ein Segment einer Page entspricht.

Das Bus-Arbitrations-Modul MC68452

Um den Einsatz des MC68000 in einem Multiprozessorsystem zu erleichtern, wurde der Baustein MC68452 geschaffen. Er bildet abhängig von der Priorität der Busanfragen eine Warteschlange und übergibt den Bus dem Anfrager mit der höchsten Priorität. Damit ist ein Zusammenarbeiten von mehreren CPUs in einem System ohne Buskonflikte gewährleistet.

Die Plattenspeicher-Steuereinheit MC 68454/ MC68459

Diese beiden Bausteine bilden einen komplexen Platten-Controller für ein MC68000-System. Der MC68459 ist dabei die zugehörige Disk-PLL und der MC68454 der Steuerbaustein.

Die Speicher-Verwaltungseinheit MC68461

Mit dem MC68461 steht dem Entwickler von 68020-Systemen eine leistungsfähige Speicherverwaltungseinheit zur Verfügung. Bei diesem Baustein handelt es sich um eine Gate-Array-Nachbildung der MMU MC68851.

Der Funktionsumfang des MC68461 ist im Vergleich zum MC68851 eingeschränkt. Es handelt sich jedoch um eine Speicher-Verwaltungseinheit für Page-Zugriff, die einen linearen Adreßbereich von 4 GByte zuläßt. Die Pages in der MMU MC68461 sind 1 KByte groß, und der Baustein unterstützt den Anschluß eines externen Cache-Speichers für die Adreß-Translation. Außerdem bietet dieser Baustein die Möglichkeit zum Anschluß an den 68010.

Das "Raster-Memory-System" MC68486/487

Diese beiden Bausteine stellen einen Grafik-Controller-Chipsatz dar. Es handelt sich um sehr leistungsfähige Bausteine für Anwendungen in verschiedensten Systemen. Die Bausteine lassen eine Grafikauflösung von 640 \times 500 Bildpunkten zu. Natürlich ist eine Darstellung in Farbe jederzeit möglich. Es lassen sich dabei aus 4096 verschiedenen Farben jeweils 32 darstellen. Auf dem Bildschirm ist ein verschiebbares Fenster innerhalb eines virtuellen Bildschirms sichtbar. Scrolling ist in horizontaler und vertikaler Richtung Bildpunkt für Bildpunkt möglich. Die Bausteine können Speicher bis zu 16 MByte verwalten und erledigen nebenher auch den Refresh von dynamischen Speichern in der Größe von 16 K \times 1 bis 256 K \times 1. Es ist ohne weiteres möglich, einen Lichtgriffel anzuschließen.

Das Raster-Memory-System läßt die Definition von Objekten zu. Ein Obekt ist ein beliebig definiertes Bitmuster, das von den Grafik-Controllern selbst bewegt oder vergrößert (Zoom) werden kann. Zusätzlich ist für diese Objekte eine Kollisionserkennung möglich. Der Chipsatz besteht aus dem RMC MC68486 (Raster-Memory-Controller) und dem RMI MC68487 (Raster-Memory-Interface). Beide Bausteine sind in einem 48poligen Gehäuse untergebracht. Der RMI ist ein TTL-Baustein, und er steuert den Refresh des dynamischen RAMs, bedient das Interface zum Mikroprozessor und erzeugt den Takt. Der RMC ist ein HCMOS-Baustein, und er enthält die gesamte Logik für die Darstellung des Bildes auf dem Bildschirm.

Die Bausteine für serielle Übertragung MC68562/MC68652/MC68653/MC68661/MC68681

Diese Bausteine finden ihre Anwendung in ziemlich jeder Applikation, die mit serieller Übertragung zu tun hat. Die Eigenschaften der einzelnen Bausteine sind im Überblick in der Tabelle zu finden.

Der Ethernet-Controller MC68590

Für die Unterstützung von Ethernet dient der MC68590. Dieser LAN-Controller für Ethernet enthält einen integrierten DMA-Controller, der den vollen Adreßbereich des 68000 von 24 Bit unterstützt, um große Blöcke von Daten zu erfassen. In diesem Baustein sind die Funktionen der Ethernet-Spezifikation imple-

Dipl.-Ing. Anton Nausch, geboren in Zwiesel (Niederbayern), studierte nach dem Abitur Elektrotechnik und Datenverarbeitung an der Technischen Universität München. Während seiner Beschäftigung bei der Fa. Siemens lernte er das Arbeiten mit 16-Bit-Mikroprozessoren von Grund auf.

Seit 1981 ist er als Applikationsingenieur für 16/32-Bit-Prozessoren und die zugehörigen Produkte bei der Fa. Motorola in München tätig. Er veröffentlichte mehrere Artikel und, zusammen mit einem Kollegen, ein zweibändiges Fachbuch zum M68000. Hobbys: Auto, Skifahren, Schwimmen, Faulenzen



mentiert. Er behandelt zuverlässig Fehler und führt eventuell nötige Wiederholungen selbst durch.

Die Speicher-Verwaltungseinheit MC68851

Der Baustein MC68851 ist die ideale Speicher-Verwaltungseinheit für den Anschluß an den Prozessor MC68020. Der Adreßbereich dieser MMU umfaßt 4 GByte. Die Größe der verwalteten Pages in dieser MMU kann variiert werden von 256 Byte...32 KByte. Auf dem Chip befindet sich ein assoziativer Translation-Cache für 64 Einträge. Da der MC68851 ein Coprozessor-Interface besitzt, ist er für den direkten Anschluß an den MC68020 geeignet. Die MMU MC68851 stellt damit eine Erweiterung des Befehlssatzes des MC68020 dar. Auf dem MC68851 sind Register für das Software-Debugging vorhanden. Dadurch ist es für ein System mit diesen beiden Bausteinen sehr leicht, Breakpoints zu verwalten. Die MMU MC68851 wird wie der MC68020 in HCMOS-Technologie hergestellt.

Der Fließkomma-Coprozessor MC68881

Um die Verarbeitung von arithmetischen Ausdrücken zu beschleunigen, wird der Baustein MC68881 entwikkelt. Dieser Coprozessor wird ein direktes Interface zum MC68020 besitzen und kann in MC68000-, MC68008- und MC68010-Systemen als Floating-Point-Processor eingesetzt werden. Seine wichtigsten Merkmale sind: acht 80-Bit-Datenregister, drei 32-Bit-Statusregister und ein umfangreicher Befehlssatz. Die Verarbeitung entspricht voll dem IEEE-Standard (Draft 10.0).

Der Mehrfunktions-Peripheriebaustein MC68901

Dieser Baustein enthält mehrere interessante Eigenschaften. Es existieren auf diesem Baustein zwei Multimode-Timer, zwei Delay-Timer, ein Interruptcontroller, acht programmierbare E/A-Leitungen und ein Einkanal-USART.

Wie man sieht, existiert für die M68000-Mikroprozessorfamilie eine große Anzahl von Peripheriebausteinen, so daß man ein komplettes System aufbauen kann. Durch die Second-Source-Abkommen im Bereich der M68000-Familie werden in Zukunft noch weitere neue Peripheriebausteine hinzukommen. **RPB 87**

Methodische Fehlersuche in der Industrie-Elektronik. Fehlerortung durch zielbewußte Systematik und Logik. (Benda) DM 9.80

ISBN 3-7723-0872-4

Anhand von zwei Beispielen aus der Analog- und Digitaltechnik werden die Grundvoraussetzungen erarbei-tet. Darauf wird an vielen Modellen aus allen Bereichen der Industrie-Elektronik geübt.

RPB 149

Kondensatorenkunde für Elektro-niker. Eine ausführliche Darstellung der Kondensatoren und ihrer Kennwerte, Bauformen, Eigenschaften, Anwendungsbeispiele und Kennzeichensysteme. (Leucht)
DM 12.80 ISBN 3-7723-1491-0 DM 12 80

Sämtliche Bauformen der Kondensatriliche bauformen der Konderr-satoren mit ihren Kennwerten, ihren speziellen Eigenschaften, den An-wendungsgebieten und Kennzeichensystemen sind beschrieben.



Neu der ideale Kurzführer für CP/M-Kommandos und -Befehle.

CP/M kompakt. Ein Kurzhandbuch des Betriebssystems CP/M. (Plate) DM 9.80 ISBN 3-7723-4011-3 DM 9.80

Ein ideales CP/M-Handbuch und gleichzeitig eine kurze und bündige Betriebsanleitung. Die Kommandos werden im ersten Teil des Bandes kurz beschrieben und erläutert. Eine übersichtliche Beschreibung der BDOS-Systemaufrufe befindet sich im zweiten Teil. Daran schließt sich eine Übersicht des 8080-Assem-

RPB 183

Modelleisenbahnen digital ferngesteuert. Eine digitale Mehrzug-steuerung und ein lenkbarer Oberleitungsbus ermöglichen vielfältige Betriebsabläufe. (Christoffers) DM 12.80 ISBN 3-7723-1831-2

Modelleisenbahner und Hobbyelektroniker werden an diesem Band gleichermaßen Freude haben. Ihnen öffnet sich ein weites Betätigungsfeld. Wer noch wenig elektronische Kenntnisse hat, dem werden sie beigebracht.



Werkstattkosten sparen!

RPB 193 Kfz-Motor-Testgerät selbstge-baut. Abgaswerte und Betriebssi-cherheit mit einem vielseitigen Meß-gerät überprüft. (Schleichtmann) DM 9.80 ISBN 3-7723-1931-9

Der Autor empfiehlt, sich im Selbstbau ein universelles Kfz-Meßgerät

selbst herzustellen.
... Und er zeigt auch ganz genau
und ausführlich, wie es dann genutzt werden kann und soll. Damit ist das eigene Kraftfahrzeug elek-trisch durchgemessen und eventu-elle Mängel können kostensparend beseitigt werden.

BPB 33

Elektronische Voltmeter. Grundlagen und Praxis der elektronischen Volt- und Multimeter.

(Limann/Pelka) DM 12.80 ISBN 3-7723-0339-0 Ein umfassender Band über Diodenvoltmeter, Verstärkervoltmeter so-wie Digital- und Choppervoltmeter. Die ganze Vielfalt dieser Geräte ist analysiert und dargestellt.

Wie arbeite ich mit dem Elektro-nenstrahl-Oszilloskop? Eine Fibel der Oszilloskoptechnik nebst einer umfangreichen und universellen Be-triebsanleitung für Amateure und Praktiker. (Sutaner/Wißler) DM 12.80 ISBN 3-7723-0991-7

Da keine theoretischen und mathematischen Kenntnisse vorausge-setzt werden, eignet sich der Band ganz besonders für Praktiker und junge Servicetechniker.

RPB 139 Digitale Steuerung von Modelleisenbahnen. Elektronische Hilfsmit-tel, um möglichst viele Züge gleich-zeitig fahren zu lassen. (Platerink) ISBN 3-7723-1392-2 DM 12.80

Schritt für Schritt führt der Autor den Modelleisenbahner an sein Ziel – ei-ne digitalgesteuerte Anlage. Einfach und klar verständlich erläutert er die Grundlagen der Digitaltechnik, die der Hobby-Eisenbahner haben

RPB 300

Kfz-Elektronik im Selbstbau. Warn- und Schutzschaltungen und elektrische Zündungen. (Jansen DM 12.80 ISBN 3-7723-300 ISBN 3-7723-3004-5

Hier wird eine große Anzahl von Schaltungen angeboten, die leicht selber nachgebaut werden können

Prozeßrechner-Systemprogramme. Betriebssysteme – Anwender pakete – Standardhilfsprogramme

ISBN 3-7723-1881-9 DM 9.80

Der Autor zeigt, wie mit Hilfe von Digitalrechnern verfahrenstechnische Prozesse in der Industrie automatisiert werden können. Die auf dem Markt vorhandenen Betriebssysteme werden beschrieben. Es folgen dann die Software-Anwenderpakete und zum Schluß werden Hilfen für die Programmentwicklung

WMOS-Schaltungen. VMOS-Bau-steine im Nf-Bereich, in Signalkrei-sen sowie bei Tongenerator- und Steuerschaltungen. (Penfold) DM 12.80 ISBN 3-7723-1851-7

Jede der 33 Schaltungen wird sehr ausführlich, Bauelement für Bauele-ment – und dessen Funktion in der Schaltung - beschrieben.

RPR 186

MOS-Leistungstransistortechnik. Aufbau - Schaltungen - Anwendun-

gen. (Schreiber) DM 12.80 ISBN 3-7723-1861-4

Der Praktiker weiß mit Hilfe dieses Bandes künftig MOS-Leistungstransistoren vorteilhaft einzusetzen und erfolgreich anzuwenden. Ihm wer-den rund vierzig Schaltungen gebo-ten, mit denen er auch sogleich etwas anfangen kann.

ABC der Mikroprozessoren und Mikrocomputer. Neue Fachwörter und Abkürzungen für Elektroniker, Programmierer und Praktiker ver-ständlich gemacht. 2., neubearbeitete Auflage. (Pelka) DM 12.80 ISBN

ISBN 3-7723-1352-3

RPB 158

Sensible Sensoren. Elektronische Meßwertaufnehmer – Prinzipien und Anwendungsbeispiele. (Limann) DM 9.80 ISBN 3-7723-1581-X

Diese Einführung gibt einen Über-blick, welche Sensoren in Frage kommen, um Meß-, Steuer- und Regelungen aller Art elektronisch aus-

Infrarot-Elektronik. Eine Einführung in die Infrarottechnik mit Hob-byschaltungen und Experimenten. (Schreiber)

DM 12 80 ISBN 3-7723-1752-9

Die Bauteile sind preiswert, die An-wendungsmöglichkeiten sind viel-fältig und neuartig. Was Infrarot ist, wie es erzeugt, gemessen, verarbeitet und angewendet wird, das wird hier erklärt. RPB

Für alle Spurweiten einsetzbar.



RPB 192 Modellbahn-Mehrzugbetrieb. Er-

probte Schaltungen mit selektiver oksteuerung. (Meyer) DM 12.80 ISBN 3-7723-1921-1 DM 12.80

Über 15 Zugeinheiten können unab-Ober 15 Zügeinnerten Konnen unab-hängig voneinander in Fahrtrichtung und Fahrtgeschwindigkeit betriebs-sicher gesteuert werden. Das Ge-heimnis dieses Systems – die Schaltungen dazu – werden in die-sem Band ausführlich beschrieben. Dazu gibt es Lavouts und Bestükkungspläne. Eingesetzt werden vor-

wiegend ICs

RPB

electronictaschenbücher bieten die Summe des Elektronikwissens für Beruf und Hobby.

KW-Amateurbildfunk SSTV und FAX. Technische Grundlagen – Nachbaupraxis – Betriebstechnik. Pietsch)

ISBN 3-7723-1541-0 DM 12 80 Die bis ins Detail beschriebenen Schaltungen sind erprobt und regen zum Nachbau an.

Antennen für Rundfunk- und Fernseh-Empfang. Theoretische Überlegungen und Ausführungsformen. (Mende)
DM 9.80 ISBN 3-7723-0066-9

Hier werden die Grundlagen der Antennentechnik behandelt

RPB 65

Operationsverstärker-Anwendungen. Ein Wegweiser zur Verwirkli-chung eigener Ideen. (Hirschmann) DM 12.80 ISBN 3-7723-0654-3

Der Ausgangspunkt aller Überle-gungen ist die Optimierung von zwei Verstärker-Grundschaltungen. Danach wird ihre Anwendung in linea-ren und nichtlinearen Schaltungen, in aktiven Filtern, in Digitalschaltungen und in Signalgeneratoren ge-

Kleine Fernseh-Bildfehler-Fibel. Typische Bildfehler, an Schirmbild-aufnahmen erklärt. (Gies/Kirsch) DM 9.80 ISBN 3-7723-0513-X DM 9.80

Reparaturzeiten und -kosten werden gespart. Gerade die kleinen, oft so schwer zu findenden Fehler bringt der Band ans Tageslicht. 68 Schirmbilder zeigen die häufigsten Fehlerquellen an

RPB 157

Meßgeräte und Meßverfahren für den Funkamateur Auch einfache Meßgeräte bringen genügend genaue Meßergebnisse. (Link) DM 9.80 ISBN 3-7723-1573-9

Schwierige Meßvorgänge mit einfa-chen Geräten und hinreichender Genauigkeit werden dem Funkamateur dargelegt.

RPB 112

RPB 112
Das Löten für den Praktiker. Beherzigenswerte Regeln für den Anfänger – nützliches Grundwissen für
den Profi. (Strauss)
DM 12.80 ISBN 3-7723-1121-9

Der Autor kennt fast alle Tricks und nimmt dem Bastler die Furcht vor dem Löten.

Meßgeräte mit IC's. Erprobte Schaltungsvorlagen zum Selbstbau vielseitig verwendbarer Meßgeräte.

(Sehrig) DM 9.80 ISBN 3-7723-1371-X

Außer der eigentlichen Aufbaube-schreibung, die auch gedruckte Schaltungen umfaßt, wird auch die Schaltungen umfalft, wird auch die Funktionsweise der verwendeten ICs beschrieben. – Einige Schaltungen (Netzgerät, Digitalvoltmeter, Kalibriergenerator) eignen sich zum Nachbau durch Anfänger, während andere Schaltungen für Elektroniker mit einiger Selbstbauerfahrung ge-dacht sind.

NPB 167
Diavertonung. Regie und Technik
der elektronisch gesteuerten Ton-bildschau. (Tollmien)
DM 12.80 ISBN 3-7723-1671-9

Die Regieanweisungen gehen bis ins kleinste Detail. Die Elektronikrezepte bis hin zur Printplatte und Stückliste bringen den Hobby-Foto-grafen echt weiter.

Transistorisierte Netzgeräte Spannung und Strom geregelt durch Halbleiter. (Strobel) DM 6.80 ISBN 3-7723-1366-3

Die in dem vorliegenden Buch beschriebenen Schaltungen sind ein-fach und klar verständlich gehalten, um auch dem Anfänger – ob Techni-ker oder Amateur – wertvolle Hin-weise und Tips für den Bau seiner Netzgeräte zu vermitteln.



Die Computer-Schaltungen schnell erlernen.

RPB 191

Basic-Rechenprogramme. Elektronik-Grundschaltungen schnell zuverlässig durchgerechnet.

(Nutz) DM 9.80 ISBN 3-7723-1911-4 Enthalten sind 19 Programme, die auf jedem Basic-Computer lauffähig sind. Mit diesen Programmen kann jeder seine Schaltungen schnell berechnen, denn die mathematische Routinearbeit entfällt

Die logisch gesteuerte Modellei-senbahn. Eine Großanlage wird mit neuartigen Bauelementen und Schaltungen sowie mit Mikroprozessoren durchautomatisiert (Platerink) ISBN 3-7723-1591-7

RPB 169 Kleiner Basic-Wortschatz. Die wichtigsten Basic-Begriffe einfach erklärt und gelistet. (Busch) DM 12.80 ISBN 3-7723-1692-1

Was in den maschinenorientierten Handbüchern verstreut, schier sy-stemlos untergebracht ist, findet sich hier fein säuberlich, exakt, präzise und genau in einem zuverlässigen Lexikon.

RPR 50

Praktischer Antennenbau. Ein Ratgeber für Entwurf und Ausführung von Antennenanlagen aller Rundfunkwellenbereiche. (Mende) DM 12.80 ISBN 3-7723-0509-1

Der Band befaßt sich mit Rundfunk-und Fernsehantennen für alle Wellenbereiche und Programme und enthält die Abmessungen der An-tennen für alle Kanäle.

Einführung in die Operationsverstärker-Technik. Ein Wegweiser, Aufbau, Arbeitsweise und Eigen-schaften der Operationsverstärker besser zu verstehen. (Hirschmann) DM 9.80 ISBN 3-7723-0643-8

Von besonderem Interesse für den Praktiker sind die vielen Beispiele der äußeren Beschaltungsarten, die Hinweise für die erschöpfende Auswertung der Datenblätter und die Tips für das Auslegen der Schal-

RPB 84

Fernsehantennen-Praxis. Ein zuverlässiger Leitfaden zum besten Fernsehempfang. (Mende)
DM 9.80 ISBN 3-7723-0844-9

Das ist ein grundsätzliches Kom-pendium der FA-Antennen-Technik, das getrost als "Leitfaden zum be-sten Fernsehempfang" bezeichnet



Preiswerte Peilantenne durch Selbstbau.

RPB 182

Aktive Antennen für DX-Empfang. Theorie – Selbstbau – Praxis. (Best) DM 9.80 ISBN 3-7723-1821-5

Rat und Hilfe, die Möglichkeiten einer aktiven Antenne voll auszunut-zen, findet der DXer in diesem Band.

FET-Theorie. Von den theoreti-schen Grundlagen zur praktischen Schaltungstechnik der Feldeffekt-Transistoren. (Dielemann) DM 9.80 ISBN 3-7723-1721-9

Der FET soll effektiv eingesetzt werden. In der diskreten Bauweise und in der Großintegration. Die Kennt-nisse dazu vermittelt dieser Band.

RPB 146

Halbleiterspeicher. Eine Kurz-Dar-stellung der Halbleiterspeicher von den Grundlagen bis zur Anwendung. (Bonerz) DM 9.80 ISBN 3-7723-1461-9

Der Techniker findet einen Überblick der Typenvielfalt, lernt den einzelnen Speicher richtig zu beurteilen und optimal einzusetzen.

RPB 165 BIFET - BIMOS - CMOS in Feldeffekt-Operationsverstärkern. Die Eigenschaften der FET-Operationsverstärker und ihre zahlreichen Anwendungsmöglichkeiten.

ISBN 3-7723-1651-4 DM 12.80 Die Anwendung von FET-Opera-tionsverstärkern ist durch die neuen Technologien (BIFET, BIMOS, CMOS) in jeder Beziehung interessanter geworden. Die technische Komponente behandelt dieser



Rund 120 RPB electronic-taschenbücher formationen. Tips und Rat-schläge. Diese Anzeige zeigt lediglich eine Auswahl. Bitte fordern Sie das kostenlose Gesamtverzeichnis

unter der Bestellnummer P 277 Franzis-Verlag, Postf. 31 01 20, 8000 München 37.

Franzis-Bücher erhalten Sie durch jede Buchhandlung sowie in den einschlägigen Fachhand-lungen. Bestellungen auch an den

8-Bit-Prozessor bietet 32-Bit-Architektur

Mit der 8-Bit-Version des Mikroprozessors MC68000 stehen in der 68000-Familie auch für kleine Mikrocomputersysteme die architektonischen Merkmale von Großrechnern zur Verfügung. Konzipiert wurde der Prozessor MC68008 für kosteneffektive

Systeme mit 8-Bit-Datenbussen, bei denen nicht auf die Vorteile einer 32-Bit-Mikroprozessor-Architektur verzichtet werden soll. Die Leistung dieses Prozessors liegt über der aller bekannten 8-Bit-Typen, sie übertrifft sogar einige 16-Bit-CPUs.


Die Zentraleinheit MC68008 ist vollständig codekompatibel mit dem Typ MC68000. Damit sind Programme, die ursprünglich für den Typ 68000 entwickelt wurden, auch auf der 8-Bit-Version lauffähig und umgekehrt. Diese Aussage gilt sowohl für den Quellen- als auch Objekt-Code. Eine Systemimplementierung, die auf einem 8-Bit-Datenbus basiert, reduziert die Kosten im Vergleich zu 16-Bit-Systemen, weil die vorhandenen Bauelemente wirtschaftlicher ausgenutzt werden. Speicher und Peripheriebausteine mit Wortbreite tragen zur Wirtschaftlichkeit bei. Außerdem machen die multiplexfreien Daten- und Adreßbusse externe Demultiplexer überflüssig, wodurch sich der Systemaufbau vereinfacht. Die Architektur des MC68008 entspricht vielen Anforderungen verschiedener Anwendungen. Sie bietet dem Benutzer 17 Register mit einer Breite von jeweils 32 Bit, einen Satz von 56 Grund-Befehlen, wodurch eine effiziente Hardware-Systemimplementierung ermöglicht wird und sich hohe Verarbeitungsleistung ergibt.

1 Registerstruktur

Wie aus Bild 1 hervorgeht, entspricht das Programmier-Modell des MC68008 dem des MC68000. Es umfaßt 17 Register mit einer Länge von 32 Bit, einen 32-Bit-Programmzähler und ein 16-Bit-Statusregister. Die ersten acht Register (D0...D7) werden als Datenregister für Byte- (8 Bit), Wort- (16 Bit) und Lang-Wort-Operationen (32 Bit) benutzt. Der zweite Satz von sieben Registern (A0...A6) sowie der System-Stack-Pointer (A7) kann als Software-Stapel-Zeiger- und Basis-Adreß-Register Verwendung finden. Außerdem eignen sich diese Register für Wort- und Lang-Wort-Operationen. Jedes dieser siebzehn Register kann außerdem auch als Index-Register benutzt werden.

Der System-Stack wird im Zusammenhang mit verschiedenen Befehlen benutzt. 14 Adressierungsarten

ermöglichen den Aufbau eines Benutzer-Stacks und von Warteschlangen. Beim System-Stack-Pointer handelt es sich in Abhängigkeit vom Wert des S-Bits im Status-Register entweder um den übergeordneten Stapel-Zeiger (Supervisor Stack Pointer - SSP) oder den Benutzer-Stapel-Zeiger (User Stack Pointer – USP). Wenn dieses Bit gesetzt ist, zeigt es an, daß der Prozessor im Supervisor-Zustand arbeitet, dann ist der USP nicht in Benut-



identisch zu der des MC68000

zung. Wenn das S-Bit sich im Low-Zustand befindet, zeigt es an, daß der Prozessor im Benutzer-Zustand arbeitet, wobei der USP aktiv ist und der SSP vor Modifikationen durch den Benutzer geschützt wird.

Im großen nichtsegmentierten linearen Adreßbereich des MC68008 können umfangreiche modulare Pro-

Tabelle 1. Befehlssatz des Prozessors MC68008

Mnemonischer Code	Beschreibung
ABCD	Dezimal-Addition mit Erweiterung
ADD	Addition
AND	Logisches UND
ASL	Arithmetik-Verschiebung, links
ASR	Arithmetik-Verschiebung, rechts
B _{CC}	Bedingte Verzweigung
BCHG	Bit-Test und -Veränderung
BCLR	Bit-Test und -Rücksetzen
BRA	Verzweigung
BSET	Bit-Test und -Setzen
BSR	Verzweigung zum Unterprogramm
BTST	Bit-Test
CHK	Überprüfen der Register auf Begren
	zung
CLR	Rücksetzen des Operanden
CMP	
	Vergleich
$\mathrm{DB}_{\mathrm{CC}}$	Test-Bedingung, Dekrementierung
	und Verzweigung
DIVS	Division mit Vorzeichen
DIVU	Division ohne Vorzeichen
EOR	Exklusiv-ODER
EXG	Register-Austausch
EXT	Vorzeichen-Erweiterung
IMP	Sprung
ISR	Sprung zum Unterprogramm
LEA	Laden der effektiven Adresse
LINK	Binden des Stacks
LSL	Logische Verschiebung, links
LSR	Logische Verschiebung, rechts
MOVE	Transfer
MOVEM	Transfer mehrerer Register
MOVEP	Transfer peripherer Daten
MULS	Multiplikation mit Vorzeichen
MULU	Multiplikation ohne Vorzeichen
NBCD	Negierung einer Dezimalzahl mit Er
	weiterung
NEG	Invertierung
NOP	Keine Operation
NOT	Einer-Komplement
OR	Logisches ODER
PEA	Transfer der effektiven Adresse
RESET	Zurücksetzen externer Elemente
ROL	Rotation, links ohne Erweiterung
ROR	Rotation, rechts ohne Erweiterung
ROXL	Rotation, links mit Erweiterung
ROXR	Rotation, rechts mit Erweiterung
RTE	Rückkehr aus Sonder-Funktion
RTR	Rückkehr und Wiederherstellung des
	Zustandes
RTS	Rückkehr vom Unterprogramm
SBCD	Dezimal-Subtraktion mit Erweiterung
S _{CC}	Bedingtes Setzen
STOP	Stop
SUB	Subtraktion
SWAP	Umtauschen der Daten-Register-
	Hälften
TAS	Testen und Setzen des Operanden
TRAP	Trap
TRAPV	Trap bei Überlauf
TST	Test
101	
UNLK	Bindung aufheben

gramme entwickelt und wirtschaftlich ausgeführt werden. Ein solcher Adreßbereich ermöglicht es, daß die Segment-Abmessungen von den Erfordernissen der Anwendungen bestimmt werden. Der Entwickler ist nicht gezwungen, vorgegebene Segmente berücksichtigen zu müssen.

Das in Bild 2 dargestellte Status-Register besteht aus zwei Bytes: Benutzer- und System-Byte. Im Benutzer-Byte sind 5 Bit enthalten, die die Bedingungs-Codes für Überlauf (V), Null (Z), Negativ (N), Übertrag (C) sowie erweitert (X) definieren. Das System-Byte enthält 5 Bits. Drei dieser Bits werden zur Definition der laufenden Interrupt-Priorität benutzt; jede Interrupt-Ebene, die oberhalb der gerade bearbeiteten Masken-Ebene liegt, wird erkannt. Die Interrupts der Ebene 7 sind nicht maskierbar, das heißt, daß diese jederzeit verarbeitet werden. Zwei zusätzliche Bits zeigen an, ob der Prozessor im "Trace-Mode" (T) oder im Supervisor-Zustand (S) arbeitet. Nicht benutzte Status-Register dienen späteren Erweiterungen der M68000-Familie.

2 Befehlssatz

Der 8-Bit-Mikroprozessor MC68008 ist vollständig codekompatibel mit dem Typ MC68000. Das bedeutet, daß Programme, die für den Typ MC68000 entwickelt wurden, auch auf dem MC68008 ablaufen und umgekehrt. Dies gilt für den Quellen- oder Objekt-Code. Entworfen wurde der Befehlssatz unter dem Gesichtspunkt, daß die Anzahl der mnemonischen Instruktionen, die sich der Programmierer merken muß, möglichst gering ist. Zur weiteren Erleichterung der Programmierung sind die Adressierungsarten orthogonal ausgelegt.

Tabelle 1 zeigt den Befehlssatz, der als Programmier-Werkzeug alle Prozessor-Funktionen umfaßt, die notwendig sind, um Datentransport, Ganzzahl-Arithmetik, logische Operationen, Verschiebe- und Rotations-Vorgänge, Bit-Manipulation, BCD-Operationen sowie Programm- und System-Steuerungen auszuführen. Zusätzliche Befehle sind Varianten oder Unterbefehle davon (Tabelle 2).

Jede Instruktion arbeitet mit wenigen Ausnahmen mit Bytes, Worten und Lang-Worten. Die Befehle besitzen eine Länge, die zwischen einem und fünf Worten liegt. Festgelegt werden die Länge der Instruktion und der Operation, die ausgeführt werden soll, durch das erste Wort des Befehls. Dieses trägt den Namen "Operations-Wort". Der Rest des Wortes spezifiziert die Operanden. Es handelt sich entweder um direkte Operanden oder Erweiterungen der Adressierungsart, die im Operations-Wort spezifiziert ist.

Die meisten Befehle können jede der 14 Adressierungsarten benutzen, die in *Tabelle 3* zusammengefaßt sind. Diese Adressierungsarten bestehen aus sechs grundlegenden Typen: Register-Direkt, Absolut, bezogen auf den Programmzähler, Register-Indirekt, Immediate sowie Implizit. Die registerindirekten Adressierungsarten besitzen außerdem Einrichtungen zur Nach-

und Vor-Inkrementierung, zur Erzeugung eines Offset sowie zur Indizierung. Die Adressierungsart, die sich auf den Programmzähler bezieht, kann in Kombination mit der Indizierung und Offset-Erzeugung beim Schreiben relokatibler Programme benutzt werden.

Durch Kombination von Befehls- und Datentypen sowie Adressierungsarten ergeben sich mehr als 1000 nützliche Instruktionen. Dazu zählen unter anderem Multiplikation und Division mit oder ohne Vorzeichen, schnelle Arithmetik-Operationen, BCD-Arithmetik sowie erweiterte Operationen (über "Traps").

3 Hardware-Implementierung

Im Mikroprozessor MC68008 sind verschiedene innovative Konzepte zusammengefaßt. Kommunikation mit dem Speicher erfolgt multiplexfrei und asynchron über einen Hochleistungs-Adreß- und Daten-Bus (die E/A-Funktionen sind im Speicherbereich abgebildet). Vereinfacht wurde die Konzipierung des MC68008 durch den Mikrocode, der die Möglichkeit zur Erweiterung des Prozessors offenläßt. Verarbeitung von Fehler-Funktionen trägt dazu bei, die Integrität der Maschine aufrecht zu erhalten. Bild 3 zeigt die externen Anschlüsse des Mikroprozessors MC68008.

Durch asynchrone Busstruktur wird hohe Flexibilität bei der Auswahl der für die Anwendung erforderlichen Zugriffszeit erreicht, wodurch Kosten und Leistung zueinander in einem ausgewogenen Verhältnis stehen. Ein multiplexfreier Bus wird verwendet, weil dieser einen um 30 % höheren Durchsatz gegenüber einem Multiplex-Adressen- und Daten-Bus aufweist.

Zum Anschluß von Peripherieeinheiten wurden die gleichen Steuersignale wie die des Typs M6800 verwendet. Es passen die synchronen Peripherieeinheiten der M68000-Familie an die asynchronen Anschlüsse MC68008. Das Enable-Signal (E) wird vom MC68008 über einen Zeitraum von zehn Taktperioden (sechs Takte Low, vier Takte High) erzeugt. "Peripherie-Adresse gültig" (VPA – Valid Peripheral Address) ist ein Eingangssignal für den MC68008, das von dem Decodierer erzeugt wird, der die Chip-Select-Signale der M6800-Peripherieeinheiten bereitstellt. Nachdem das Signal




Bild 2. Das Statusregister des MC68008. Die nicht benutzten Bits sind für spätere Erweiterungen freigehalten

Tabelle 2. Versionen der Befehle

Befehlstyp	Version	Beschreibung
ADD	ADD	Addition
	ADDA	Addition einer Adresse
	ADDQ	Schnelle Addition
	ADDI	Direkte Addition
	ADDX	Addition mit Erweiterung
AND	AND	Logisches UND
	ANDI	Direkte UND-Funktion
CMP	CMP	Vergleich
	CMPA	Vergleich einer Adresse
	CMPM	Vergleich eines Speicherinhaltes
	CMPI	Direkter Vergleich
EOR	EOR	Exklusiv-ODER
	EORI	Direktes Exklusiv-ODER
MOVE	MOVE	Transfer
	MOVEA	Transfer einer Adresse
	MOVEQ	Schneller Transfer
	MOVE from SR	Transfer vom Status-Register
	MOVE to SR	Transfer zum Status-Register
	MOVE to CCR	Transfer zu den Bedingungs-Codes
	MOVE USP	Transfer des Benutzer-Stapel-Zei- gers
NEG	NEG	Inversion
	NEGX	Inversion mit Erweiterung
OR	OR	Logisches ODER
	ORI	Direktes ODER
SUB	SUB	Subtraktion
	SUBA	Subtraktion einer Adresse
	SUBI	Direktes Subtahieren
	SUBQ	Schnelle Subtraktion
	SUBX	Subtraktion mit Erweiterungen

VPA anliegt, synchronisiert die MPU MC68008 ihren Buszyklus auf E und gibt das Signal VMA (Valid Memory Address) aus. VMA sollte dazu benutzt werden, sicherzustellen, daß der M6800-Peripherie-Chip-Select im erforderlichen Zeitrahmen liegt. In Abhängigkeit des Zeitpunktes, bei dem VPA in bezug auf E angelegt wurde, können die synchronen Buszyklen zwischen 8 und 18 Taktperioden dauern.

Die Prozessor-Zustandsausgänge zeigen den Zustand (Benutzer oder Supervisor) sowie die Art des gerade erfolgten Zugriffes an (Programm oder Daten). Außerdem benutzt der Prozessor die Status-Ausgänge zur Anzeige der Ausführung eines Interrupt-Acknowledge-Zyklus. Bus-Zuteilungs-Steuerung wird durch Benutzung von zwei Leitungs-Interfaces ausgeführt, die in Form der Signale "Bus Request" (BR) und "Bus Grant" (BG) vorliegen. In einem System, bei dem mehrere Prozessoren oder DMA-Einheiten am Bus angeschlossen sind, legen diese Signale fest, welche Einheit der Bus-Master ist. Für erweiterte Zuteilungs-Funktionen und Unterstützung von acht Bus-Mastern kann der Bus-Arbitrations-Baustein MC68452 aus der M68000-Familie Verwendung finden.

Drei Interrupt-Steuereingänge zeigen die decodierte Prioritätsebene der Einheit an, die einen Interrupt auslö-




Bild 3. Ein- und Ausgangssignale des MC68008. Die Signale sind so ausgelegt, daß Interfacebausteine aus der M68000-Familie angeschlossen werden können

sen will. Ebene 7 besitzt höchste Priorität und ist nicht maskierbar, während Ebene 0 zeigt, daß jeder Interrupt akzeptiert wird. Die drei System-Steuereingänge "RESET", "HALT" sowie "BERR" werden zum Zurücksetzen des Prozessors und/oder des Systems, zum Anhalten des Prozessors oder Anzeige, daß ein Busfehler aufgetreten ist, benutzt. Die HALT-Leitung kann auch vom Prozessor zur Anzeige von fatalen System-Fehlern verwendet werden, um System-Integrität zu gewährleisten.

4 Verarbeitung von Sonderzuständen

Verarbeitung von Sonderzuständen ermöglicht der MCU MC68008 die Behandlung von Interrupts. Adres-

Mehr MPUs für 68000-Familie

Neben der hier beschriebenen 32-Bit-Zentraleinheit mit 8-Bit-Bus (68008) und dem "Grundmodell" mit 16-Bit-Bus (68000) sind weitere MPUs verfügbar. Bei dem Typ MC68020 handelt es sich um einen "echten" 32-Bit-Prozessor, der neben dem 68000-Befehlssatz auch beispielsweise Fließkommaoperationen und Coprozessoren unterstützt.

Der MCU-Baustein MC68010 ist eine 16/32-Bit-CPU, die insbesondere für virtuelle Speicherarchitekturen konzipiert ist. Die ELEKTRONIK wird demnächst auch über diese beiden Bausteine ausführlich berichten.

Tabelle 3. Adressierungsarten des Prozessors MC68008

Register-Direkt Daten-Register-Direkt Adressen-Register-Direkt Absolut (Daten) Absolut, Kurz Absolut, Lang Programm-Zähler Relativ mit Offset Relativ mit Index und Offset Register-Indirekt Register-Indirekt mit Nach-Inkrementierung Register-Indirekt mit Vor-Inkrementierung Register-Indirekt mit Offset Register-Indirekt mit Offset, indiziert Direkte Daten-Adressierung Direkt Schnell Implizit Implizite Register-Adressierung

sierungsfehlern, nichtimplementierten Befehlen und anderen problematischen Zuständen, während absolute Systemintegrität aufrecht erhalten wird. Der "Exception-Processing"-Zustand hängt mit Interrupts, Trap-Instruktionen, Tracing und anderen besonderen Konditionen zusammen. Ein Sonderzustand kann intern durch eine Instruktion oder durch ungewöhnliche Bedingungen, die während der Programmausführung auftreten, erzeugt werden. Die Verarbeitung verfügt über eine effiziente Kontext-Umschaltung, wodurch die System-Integrität gewährleistet wird.

5 Anwendungen

Mit dem Baustein MC68008 eröffnet sich ein einfacher Weg, hohe Leistung in eine System-Umgebung, die über 8-Bit-Datenpfade verfügt, zu implementieren, gleichzeitig aber das Wachstum bis auf eine 32-Bit-Konfiguration offenzuhalten. Aufgrund der Kompatibilität in Soft- und Hardware ist das leicht möglich. Der Mikroprozessor MC68008 weist etwa 60 % der Leistung einer 16-Bit-MPU vom Typ 68000 auf. Dieses ist für viele Anwendungen durchaus ausreichend und stellt ein optimales Preis/Leistungs-Verhältnis dar.

Nach Unterlagen der Firma Motorola, bearbeitet von P. von Bechen.

Literatur

[1] Daniels, G., Lösel, M.: Ein 16-Bit-Mikroprozessor in HMOS-Technik. ELEK-TRONIK 1979, H. 10, S. 47...53.

CPU der 68000-Familie unterstützt virtuellen Speicher

Die 16/32-Bit-Mikroprozessorfamilie MC68000 wurde um eine CPU erweitert, die die Typenbezeichnung MC68010 trägt und Einrichtungen besitzt, durch die sie für die Verwendung in Systemen mit virtuellen Speichern geeignet ist. Wie auch die anderen Mitglieder der 68000-Familie ist auch dieser Baustein voll-

ständig kompatibel zu den übrigen Typen. Einige der wichtigen Unterschiede zu den anderen Familienmitgliedern betreffen den Betrieb des Prozessors, wenn ein Fehler im Buszyklus auftritt. Darüber hinaus bietet der Mikroprozessor MC68010 bessere Unterstützung eines Betriebssystems.

Die wohl wichtigste Verbesserung des Mikroprozessors MC68010 gegenüber den übrigen Mitgliedern der 68000-Familie ist dessen Einrichtung für vollständige Speicherung des internen Prozessorzustandes beim Auftreten eines Bus-Fehlersignals. Nach Behebung des Fehlers kann der ursprüngliche Zustand wieder hergestellt und der laufende Betrieb aufgenommen werden. Darüber hinaus kann ein MC68010 als virtueller Prozessor mit einem übergeordneten Betriebssystem verwendet werden, unter dem untergeordnete Betriebssysteme angeordnet sind. Damit werden auch virtuelle Ein-/Ausgabevorgänge unterstützt. Der dritte wichtige Unterschied ist die Möglichkeit zu einem verzögerten Bus-Fehlersignal zum Abbruch des Buszyklus. Diese Einrichtung trägt die Bezeichnung "Bus-Relaxation" und sorgt dafür, daß Fehlererkennung und -Korrektur (EDAC) mit dem Mikroprozessor MC68010 ausgeführt werden können, ohne die Ausführungszeit der Befehle im fehlerfreien Betrieb zu beeinflussen.

Die wichtigsten Merkmale des Mikroprozessors MC68010 sind im folgenden kurz zusammengefaßt:

- 32-Bit-Daten- und Adreß-Register
- linearer Adressierbereich von 16 MByte
- 58 leistungsfähige Befehlstypen
- Verarbeitung von fünf Haupt-Datentypen
- Memory-Mapped-E/A
- -8-, 16- und 32-Bit-Operationen
- 14 Adressierungsarten
- Unterstützung virtueller Speicher
- Funktion als virtuelle Maschine
- relokatible Vektortabelle
- übergeordneter Zugriff auf Benutzer-Ressourcen
- Kompatibilität mit anderen Mitgliedern der 68000-Familie.

1 Architektur

Bild 1 zeigt, daß beim MC68010 dem Benutzer 16 Register mit 32 Bit neben dem 32-Bit-Programmzähler und dem 8-Bit-Zustandscoderegister zur Verfügung stehen. Die ersten acht Register (D0...D7) werden als Datenregister für Byte- (8 Bit), Wort- (16 Bit) und Langwort-Datenoperationen (32 Bit) benutzt. Der zweite Satz von sieben Registern (A0...A6) sowie der Benutzer-Stackpointer (A7) können als Software-Stackpointer sowie als Basis-Adreßregister Verwendung finden. Alle diese Register können als Indexregister benutzt werden.

Das Supervisor-Programmiermodell bietet zusätzliche, geschützte Ressourcen (Bild 2). Steuerbits in dem oberen Bereich des Statusregisters ermöglichen es einem Programm, einen Befehls-Trace durchzuführen oder nicht, auf die Benutzerprogrammebene überzugehen oder Interrupts geringer Priorität zu maskieren. Neben einem 32-Bit-Supervisor-Stackpointer ist auch noch ein neues 32-Bit-Vektor-Basisregister vorgesehen.

Zwei zusätzliche Funktionscode-Register werden für spezielle Befehle benötigt.

Die Ausführung von Befehlen im MC68010 findet auf zwei privilegierten Ebenen statt. Auf der Benutzerebene sollten Hochsprachen, Anwendungssoftware und Dienstprogramme laufen. Betriebssysteme, Interruptverwaltung sowie Ressource- und System-Steuerfunktionen sollten auf der oberen Supervisor-Ebene ausgeführt werden. Einige Instruktionen und Ressourcen sind privilegiert und aus diesem Grund nicht für Operationen auf der Benutzerebene verfügbar.

Für die Programmsteuerung besitzt der Mikroprozessor MC68010 spezielle Befehle, z.B. für bedingte Sprünge und Schleifen. Viele Formen von Datenverschiebeoperationen sind ebenfalls möglich, wodurch

Transfers zu und von Registern, Stacks, Warteschlangen. Pointern, Speichern, E/A-Einheiten sowie den Statusund Programmzähler-Registern möglich sind. Arithmetische und logische Operationen mit Wortbreiten von 8, 16 und 32 Bit lassen als Bestimmungswort sowohl Speicher als auch Register zu. Arithmetikoperationen unterschiedlicher Wortlänge oder verschiedener Genauigkeitsstufen werden durch speziell dafür konzipierte Instruktionen erleichtert. Schiebe- und Rotations-Befehle erlauben mehrfache serielle Schiebeoperationen mit maximal 32 Bit. Für BCD-Arithmetik sind ebenfalls spezielle Befehle vorgesehen. Einzelne Bits, die sich entweder in einem Register oder im Speicher befinden, können durch Bitmanipulationsbefehle getestet und modifiziert werden. Höhere Programmiersprachen und anspruchsvolle Programmierung wird mit Hilfe leistungsfähiger Befehle besser unterstützt, z.B. durch einen "unsichtbaren" Befehl für Multiprozessor-Ressource-Zuweisung.

Daten in Registern können direkt adressiert werden; auf Daten im Speicher kann man mit jeder Instruktion auf sehr unterschiedliche Weise zugreifen. Auf Daten im Speicher kann man wie auf einen Stack oder eine Warteschleife zugreifen, über ein Pointerregister, dynamisch oder statisch indiziert, relativ auf den Programmzähler bezogen oder durch Finden der absoluten Adresse.

Interrupts und Traps ermöglichen die Unterbrechung des normalen Instruktionsflusses beim Auftreten von externen oder internen Ereignissen, die bedient werden müssen. Den Interrupts kann einer von sieben Prioritä-

16 15 87 ٥ D_{0} D 1 D2 D3 D4 D 5 D 6 D7 Datenregister A 0 A 1 A 2 A 3 A 4 AF AdreBregister Benutzer-Stack-Printer Programmzähler Bild 1. Benutzerregi---XNZVC ster des Mi-Condition - Codes kroprozessors für virtuelle Speicher MC68010. Die Architektur stimmt weitgehend mit den anderen Prozessoren der 68000-Familie

ten zugewiesen werden, wobei Interrupts geringerer Priorität durch Maskierung zurückzustellen sind. Sie können durch einen Vektor an die richtige Service-Routine verwiesen werden. Traps und Interrupts können auch durch Exception-Handler bedient werden.

Der Mikroprozessor MC68010 läßt sich innerhalb von Multiprozessorsystemen in einer Vielzahl von Konfigurationen anwenden. Unterstützt wird die Systemauslegung durch eine Busarbitrationsschaltung auf dem Chip, die mit einer 3poligen Busverbindung arbeitet. Sie bietet alle Einrichtungen zur Freigabe der Adreß-, Daten- und Steuerbusse, wenn andere Prozessoren diese benötigen.

Auf Speicher und E/A-Einheiten des MC68010 wird über einen asynchronen Datenbus mit 16 Bit Breite zugegriffen. Obwohl intern 32 Adreßbits benutzt werden, sind 24 davon nach außen in vier verschiedenen Adreßbereichen zugänglich, wobei jeder Bereich 16 MByte umfaßt. Der Adressierbereich ist vollkommen linear und weist nicht wie bei der Segmentierung künstliche Adressen auf, die nur mit Vorsicht überschritten werden können.

Der Mikroprozessor MC68010 ist anschlußkompatibel mit dem Typ MC68000. Lediglich der Zeitverlauf einiger Signale, z. B. BERR, ist leicht modifiziert. Eine vollständige Unterscheidung zwischen Benutzer- und Supervisor-Betriebsarten ergibt sich dadurch, daß der Befehl "MOVE SR, «ea»" zur privilegierten Instruktion gemacht wurde. Beim Mikroprozessor MC68000 erlaubt diese Instruktion den Zugriff auf die Supervisor-Information (T-, S- und I-Bits). Wenn der Befehl auf dem MC68010 im Benutzer-Betrieb verwendet wird, führt das zu einer Privilegverletzung. Der Exception-Handler überprüft, ob es sich um ein Anwendungsprogramm oder Betriebssystem handelt und kann den Befehl gegebenenfalls simulieren. Die gesamte Benutzersoftware, die für den MC68000 geschrieben ist, wird auf dem MC68010 in gleicher Weise ausgeführt. Betriebssystemcode auf privilegierter Ebene läuft auch auf dem MC68010 mit Ausnahme kleiner Erweiterungen, die notwendig sind, um den nun privilegierten Befehl "MOVE SR, «ea»" verarbeiten zu können, und des zusätzlichen Vektor-Nummern-Wortes, das dem Stack für die Exception-Verarbeitung hinzugefügt werden muß.

2 Unterstützung virtueller Speicher

Bis heute ist noch kein Mikroprozessor auf dem Markt, der ein Speichersystem "einhändig" unterstützt, wenn ein fehlerhafter Speicherzyklus auftritt. Um zu verhindern, daß fehlerhafte Daten in einer internen Operation benutzt oder Teile von Daten bei der Adressierung außerhalb des zulässigen Adreßbereiches verlorengehen, erfordern diese Prozessoren einen zweiten Prozessor auf dem Bus, der die Ursache des Fehlers erkennen und korrigierende Maßnahmen ergreifen muß. Ohne korrigierende Maßnahmen besteht die Möglichkeit zu permanentem Datenverlust.

Wenn beim Prozessor MC68010 ein Bus-Fehlersignal (BERR) auftritt, setzt dieser die Ausführung der laufen-

den Instruktion sofort aus und beginnt im Supervisor-Stack den gesamten internen Zustand des Prozessors abzulegen einschließlich der Registerinhalte und Prozeßinformationen. Es wird automatisch in eine Bus-Fehler-Serviceroutine eingesprungen. Die abgelegte Information eignet sich für den betreffenden Prozessor oder einen anderen Mikroprozessor vom Typ MC68010, um in den gleichen Zustand zurückzugelangen, der vor dem Auftreten des Fehlers vorlag, den vorher fehlerhaften Buszyklus abzuarbeiten und die Operation dort fortzuführen, wo sie angehalten wurde. All dies geschieht automatisch. Wenn der Mikroprozessor die RTE-Instruktion ausführt, wird der MC68010 mit dem vorher abgelegten Maschinenzustand neu geladen, worauf er die vorher zurückgestellte Instruktion weiter abarbeitet. Die Routine, die dann abläuft, ist funktionsmäßig exakt die gleiche wie eine ohne auftretenden Fehler. Lediglich die zusätzliche Zeit zur Ausführung der Exception-Routine muß berücksichtigt werden. Weil der Bus-Fehler-Handler vom Supervisor betrieben wird und der vorhergehende Zustand des Prozessors durch die Information, die im Stack geschützt ist, wiederhergestellt werden kann, wird die Routine vom auftretenden Fehler nicht beeinflußt.

Wenn ein Busfehler auftritt, empfängt der Supervisor-Stack eine Anzahl Bytes mit der Zustandsinformation. Im Prozessor für den virtuellen Speicher enthält der Stack die Registerinhalte von PC, SR, die Speicheradresse, die den Fehler verursachte, den Op-Code der Instruktion, die ausgeführt wurde, während der Fehler auftrat, den Funktionscode und weitere Bus-Steuerinformationen. Alle diese Informationen können zusätzlich mit extern verfügbaren Informationen (z. B. die ausgegebene physikalische Adresse der Speicherverwaltungseinheit MC68451) vom Betriebssystem dazu benutzt werden, die Ursache des Fehlers zu analysieren. Außerdem sind im Stack des MC68010 Informationen über den internen Zustand enthalten. Diese interne Information wird außer einer Angabe über die Menge der Information im Stack nicht dokumentiert. Benötigt werden diese Informationen zur Fortführung des unterbrochenen Prozesses nach einer Wiederherstellung der zulässigen Betriebsfunktionen.

3 Virtuelle Maschine

Bei manchen Anwendungen ist es vorteilhaft, den Prozessor als virtuelle Maschine zu betreiben oder virtuelle Ein-/Ausgabe-Vorgänge durchzuführen. Der Mikroprozessor MC68010 unterstützt beide Konzepte. Damit dieser als virtuelle Maschine laufen kann, muß der Prozessor eine geschützte Umgebung besitzen. Beim Typ MC68000 war das mit der Unterscheidung in die privilegierten Ebenen für Benutzer und Supervisor möglich. Zusätzlich muß jede Operation, die auf die Supervisoroder Steuerinformation zugreift, ausschließlich für den Supervisor privilegiert sein.

Beim Mikroprozessor MC68010 sind die Supervisor-Ressourcen vollständig vor Zugriffen vom Benutzer geschützt. Auf diese Weise kann das Betriebssystem der für den Benutzer privilegierten Ebene ablaufen, wobei durch 'die Traps gegen Privilegienverletzung derselbe Effekt hervorgerufen wird, als würde das Betriebssystem auf der Supervisorebene ablaufen. Damit kann der MC68010 als virtuelle Maschine benutzt werden oder virtuelle E/A-Vorgänge verarbeiten.


Mit dem Mikroprozessor MC68010 kann ein übergeordnetes Betriebssystem Operationen auf der
Supervisorebene ausführen und die Verwaltung einer
Anzahl anderer Betriebssysteme steuern, die auf der
Benutzerebene arbeiten. Jedes Betriebssystem kann auf
der Supervisorebene Verwendung finden. Wenn eine
privilegierte Instruktion auf der Benutzerebene ausgeführt wird, prüft das übergeordnete Betriebssystem
diese nach, führt sie bedingt aus und gibt sie an das
ursprüngliche Betriebssystem zurück. Virtuelle E/AVorgänge ergeben sich direkt aus der Einrichtung zur
Bus-Fehlerkorrektur.

4 Vektortabelle

Wenn ein Exception-Vorgang abläuft, entnimmt der Mikroprozessor MC68010 aus einer Vektortabelle mit 1024 Byte einen neuen Inhalt für den Programmzähler (PC). Nach einem Reset steht diese Tabelle auf dem Wert \$00000000. Der MC68010 verfügt über Einrichtungen zur einfachen Relocation dieser Tabelle.

Im Prozessor wird ein 32-Bit-Vektor-Basisregister (VBR) initialisiert, indem es auf 0 gesetzt wird. Damit ist Kompatibilität mit dem Prozessor MC68000 gewährleistet. Geladen oder gelesen wird der Inhalt mit einer speziellen privilegierten Instruktion (MOVEC). Jedesmal, wenn der MC68010 einen Vektor für Exeption-Handling anfordert, wird zuerst ein Vektor-Offset durch Multiplikation einer Vektor-Nummer (die entweder intern erzeugt oder extern gelesen wird) mit 4 erzeugt. Danach wird dieser Vektor-Offset zum Inhalt des VB-Registers geladen, um die logische Adresse, von der der Vektor geholt wird, zu erzeugen.

Mit dem neuen VB-Register und der darin enthaltenen Einrichtung zur Vektor-Erzeugung verfügt der Program-



mierer über eine breitere Auswahlmöglichkeit für die Plazierung dieser Vektoren. Beim Einschalten des Systems oder einem Reset-Vorgang wird der anfängliche Stand des Programmzählers automatisch vom Mikroprozessor unter der logischen Adresse \$00000004 geholt. Während des Betriebes kann das Betriebssystem die Vektoren für Exception-Routinen laden und diese im RAM-Bereich ablegen. Der Originalbereich \$0000000...\$000003FF. Um sie zu verschieben, lädt das Betriebssystem das VB-Register mit dem neuen Wert, der auf das untere Ende des gewünschten Adreßbereiches zeigt. Die Vektoren werden dann nacheinander aus dieser neu aufgestellten Tabelle entnommen. Damit ist es möglich, den Prozessor-Reset-Vektor sowie alle Initialisier-Interrupt- und Trap-Vektoren in einem ROM mit der Startadresse \$00000000 abzulegen, aber nach der Programminitialisierung auf einen RAM-Bereich überzugehen, um verschiedene Vektoren für unterschiedliche Routinen, Betriebssysteme usw. vorsehen zu können.

5 Exception-Profil

Neben den Verbesserungen in bezug auf Bus-Fehlerkorrektur wurde beim MC68010 auch die Behandlung aller Exceptions allgemein verbessert. In diesem Prozessor für virtuelle Speicher werden neben dem Inhalt von Programmzähler und Statusregister auch noch die Nummer des benutzten Vektors im Supervisor-Stack abgelegt. Ein Handler könnte z. B. die Interrupts von einer Anzahl ADLCs MC6854 bedienen, aber nur mit einer allgemeinen Treiberroutine arbeiten, wobei die abgelegte Vektor-Nummer zur Bestimmung des spezifischen Bausteins benutzt wird. Auf diese Weise muß nur eine ADLC-Service-Routine geschrieben werden, um eine größere Zahl von Kommunikationsverbindungen zu unterstützen.

6 Verbesserte Software-Operationen

Gegenüber dem MC68000 ist der Befehlssatz des MC68010 in einigen Punkten verbessert. Es wurden nicht nur zusätzliche Instruktionen aufgenommen, sondern auch Ausführungszeiten verkürzt.

So arbeiten z. B. die Instruktionen "Clear" (CLR) und bedingtes Setzen (Scc) sowie die Operation MOVE SR/CCR nach EA schneller. Die Ausführungszeit von 32-Bit-Arithmetik- und Logik-Operationen wurde um zwei Taktzyklen verkürzt, was eine Verbesserung gegenüber dem MC68000 von maximal 25 % ausmacht.

Beim MC68010 wurde eine Einrichtung vorgesehen, die es dem ausführenden Betriebssystem erlaubt, Daten in einen oder aus einem Adreßbereich außerhalb des Supervisor-Datenbereichs zu transferieren. Dies führen die neuen MOVE-Befehle unter Verwendung der zusätzlichen Funktions-Code-Register aus. Die privilegierte Instruktion "MOVES" (zum Transfer in andere Adreßbereiche) ermöglicht es dem Betriebssystem, Daten von oder zu einer effektiven Adresse (EA) zu transferieren,

während es den Funktionscode dazu bestimmt, der Ausgabewert während des Speicherzugriffes zu sein. Der Funktionscode wird durch das Quellen- oder Ziel-Funktionscode-Register festgelegt.

Ausführung einer MOVES-Instruktion auf der Supervisor-Ebene kann z. B. ein Daten-Langwort (2 Befehlsworte) von einem festgelegten Platz im Benutzerprogrammbereich holen und dieses in eines der Datenregister auf dem Chip laden. Danach kann das Betriebssystem die Instruktionen überprüfen. Die MOVES-Operation läßt den Supervisoroperanden auf einen Aufruf vom Benutzer aufnehmen sowie Daten von und zum Systempuffer zwischen zwei verschiedenen Benutzern hin und her verschieben.

Auf das Funktionscode-Register wird vom Betriebssystem mit einer weiteren zusätzlichen MOVE-Instruktion zugegriffen, die die Bezeichnung "MOVEC" trägt (Move Control Register).

Die MOVEC-Instruktion wird auch beim Schreiben oder Lesen des Vektor-Basisregisters benutzt. Das erlaubt dem Betriebssystem, den Bereich der Exception-Vektortabelle auf jeden Speicherplatz zu verschieben.

Viele Programme für den MC68000 machen starken Gebrauch von kurzen Programmschleifen mit der Instruktion DBcc (z. B. bei Kettenoperationen). Wenn die Schleife aus einer Ein-Wort-Instruktion besteht, die dem Befehl DBcc vorangeht, kann in einen speziellen Schleifen-Modus eingetreten werden. Wenn der MC68010 die beiden Instruktionen aufgenommen hat, durchläuft er die Schleife und transferiert Daten. Bis zum Verlassen der Schleife werden keine zusätzlichen Instruktionen aufgenommen. Der Mikroprozessor MC68010 verhält sich in diesem Fall so, als würde er eine große Zahl von Hochgeschwindigkeits-String-Befehlen zur Verfügung stellen.

7 "Relaxed Bus Timing"

Eine wichtige Veränderung in bezug auf das Zeitverhalten von Fehlern hebt beim MC68010 die Beschränkungen, die für viele heutige Systeme bei der Benutzung von Speichern bestehen, auf. Beim MC68010 ist es trotz Akzeptierens eines DTACK-Signals eine halbe Taktperiode später möglich, daß ein BERR-Eingangssignal DRACK zurückstellt und ein Bus-Fehler-Trap aktiviert. Dem Fehlererkennungssystem steht die halbe Taktperiode zur Verfügung, um zu entscheiden, ob gültige oder ungültige Daten am Prozessor anliegen. Damit sind in einem fehlererkennenden System Speicherbausteine zu verwenden, die nicht schneller sein müssen als in Systemen ohne Fehlererkennung.

Nach Unterlagen der Fa. Motorola, bearbeitet von P. von Bechen

Literatur

- [1] Daniels, G., Lösel, M.: Ein 16-Bit-Mikroprozessor in HMOS-Technik. ELEK-TRONIK 1979, H. 10, S. 47...53.
- [2] v. Bechen, P.: 8-Bit-Prozessor bietet 32-Bit-Architektur. ELEKTRONIK 1983,
- [3] v. Bechen, P.: 32-Bit-Prozessor erweitert 68000-Familie. ELEKTRONIK 1983, H. 6, S. 62...64.

Dipl-Ing. (FH) Werner Hilf

MC68020: 32-Bit-Prozessor für zukunftssichere Systemkonzepte

Noch vor wenigen Jahren hätte man als Mikroprozessoranwender an der Marktakzeptanz einer 32-Bit-CPU gezweifelt. Durch die innovativen Sprünge der Technik müssen aber auch Computer an den neuesten Stand angepaßt werden. Man denke dabei an Robotersteuerungen (digitale Regelungen) oder computerunterstützte Entwicklung (CAD/CAM), um nur zwei Beispiele zu nennen. Hierbei handelt es sich immer um Anwendungen, bei denen es auf Geschwindigkeit und höchste Genauigkeit (Auflösung) ankommt. Bisher konnten diese komplexen Aufgaben nur mit (Minibzw. Maxi-)Computern oder mit aufwendigen und empfindlichen Multiprozessorsystemen realisiert werden. Mit dem 32-Bit-Prozessor MC68020 steht ein Baustein zur Verfügung, der Leistungsmerkmale von Großcomputern aufweist, verbunden mit der klaren Hard- und Softwarestruktur der M68000-Familie. Hieraus ergibt sich ein weiteres Anwendungsgebiet: Als Zentraleinheit in leistungsfähigen Multiuser-/Multitasksystemen mit umfangreichen Schutzmechanismen. Mit Sicherheit stellt diese CPU eine ernsthafte Konkurrenz für Bit-Slice-Computer dar.

Während die Mikroprozessoren in Home- und Small-Business-Computern längst Einzug als Zentraleinheit gehalten haben, werden sie in Großcomputern bisher "nur" zur Peripheriesteuerung verwendet. Der Grund liegt darin, daß die wenigsten Prozessoren für diesen Anwendungsfall geschaffen sind. Eine Anwendung in diesen Systemen verlangt z. B. bestimmte Schutzvorkehrungen (verschiedene Modi), Verarbeitung von virtuellem Speicher, einfaches Task-(Context-)Switching, hohe Geschwindigkeit, großen Adressierbereich, ausgereiften Befehlssatz und effiziente Adressierungsarten: letztere vor allen Dingen zur optimalen Unterstützung von höher orientierten Sprachen (z. B. C, Pascal). Der erste Schritt in diese Richtung war die CPU MC68010. Zusammen mit dem MC68000 bildet sie daher die Grundlage für den Typ MC68020. In [1] wurde diese CPU bereits vorgestellt, hier sollen weitere Eigenschaften erläutert und Anwendungen gezeigt werden.

Eine wesentliche Änderung erfuhr die "Innenarchitektur" des MC68020 und der Zwei-Stufen-Mikrocode. Während beim MC68000/008/010 die ALU noch eine 16-Bit-Organisation besitzt [2], sind die einzelnen Blöcke im MC68020 (Bild 1) ausnahmslos für 32 Bit ausgelegt. Das hat nun zur Folge, daß die Blöcke, gesteuert durch den Mikrocode, untereinander parallel arbeiten können. So ist es nun möglich, im PC-Block eine Adreßrechnung vorzunehmen, während in den anderen Blöcken Daten

hereingeholt und/oder Operanden berechnet werden. Dies trägt nicht nur zur Leistungssteigerung bei, sondern erlaubt darüber hinaus eine Auslegung aller möglichen Adressierungsarten (vergl. Abschnitt Adressierungsarten) bis 32 Bit.

Die Leistungsmerkmale auf einen Blick:

- alle Einrichtungen und Funktionen des MC68000/10
- Standardtaktfrequenz 16,67 MHz
- dynamische Busstruktur, 8-, 16- oder 32-Bit-Transfers
- wesentlich kürzere Bus- und Befehlszyklen
- komplette 32-Bit-Struktur
- 32-Bit-Adreß- und Datenleitungen (ohne Multiplex)




Tabelle 1. Mit M- und S-Bit maßgebende Stackpointer

S	M	maßgebender Stackpointer		
0	0	User-Stackpointer	(USP)	wie 68000
0	1	User-Stackpointer	(USP)	
1	0	Interrupt (System) Stackpointer	(ISP)	SSP bei 68000
1	1	Master Stackpointer	(MSP)	

Tabelle 2. Trace-Funktionen

T1	ТО	Trace-Funktionen (Einzelschritt)
0	0	kein Trace (wie 68000)
0	1	Trace-Exception nur bei Branch, Jump, JSR oder Return
1	0	Trace-Exception nach jedem Befehl (wie 68000)
1	1	nicht definiert, reserviert

- erweiterter Registersatz
- erweiterter, aufwärtskompatibler Befehlssatz (quellund objektcode-kompatibel)
- erweiterte, aufwärtskompatible Adressierungsarten
- weitere Datentypen (gepackte BCD-Zahlen, Bit-Felder)
- Hochgeschwindigkeits-Befehlscache
- Coprozessor-Unterstützung.

und den "Alternate-Function-Code-Register" (SFC, DFC) erhielt der MC68020 zwei Supervisor-Stackpointer, die Interrupt- bzw. Masterstackpointer genannt werden (Bild 2b). Welcher Stackpointer benützt wird, entscheidet das ebenfalls neu implementierte M-Bit im Statusregister zusammen mit dem bekannten S-Bit (Bild 2a). Die möglichen Bitkombinationen und deren Bedeutung sind in Tabelle 1 zusammengestellt.

Der Vorteil zweier Supervisor-Stacks liegt z. B. bei der Task-Umschaltung. Dabei zeigt der MSP dann auf einen Task-Control-Block (TCB), der ISP auf den Interrupt-Stack. Vor der Taskumschaltung wird das M-Bit gesetzt. Alle Exceptions, außer Interrupts, verwenden dann den MSP. Eine Taskumschaltung, hervorgerufen durch einen Timerinterrupt, verändert demzufolge den MSP nicht, da er über einen eigenen Pointer verfügt (ISP).

Eine weitere Unterstützung beim Austesten von Programmen bringt das zusätzliche Trace-Bit "T₀" im Statusregister (Bild 2b). Die Bitkombinationen und deren Bedeutung zeigt *Tabelle 2*.


Diese erweiterte Trace-Möglichkeit bedeutet, daß man, ohne Haltepunkte setzen zu müssen, sich beispielsweise durch Unterprogramme durcharbeiten kann. Zwei Register, das "Cache-Steuer-Register" (CACR) und das Cache-Adreß-Register (CAAR) beziehen sich, wie der Name sagt, auf Cache-Manipulationen.

1 Registersatz und Hardware

Die "Arbeits"-Register des MC68020 sind ausnahmslos 32 Bit breit, der Programmzähler macht keine Ausnahme. Unter dem Gesichtspunkt der sogenannten Aufwärtskompatibilität wurde dieses bereits bewährte Register-Grundmodell beibehalten (Bild 2a). Außer den vom MC68010 her bekannten "Vector-Base-Register" (VBR)

1.1 Signale des MC68020

Bussysteme ohne Multiplex, wie sie beim MC68020 zu finden sind, haben einen entscheidenden Geschwindigkeitsvorteil. Dieser Vorteil überwiegt bei weitem den Nachteil der benötigten Mehrzahl von Leitungen. Ein Mehraufwand an eventuell notwendigen Bustreibern muß dafür in Kauf genommen werden.






Bild 2. Programmiermodelle: a) Benutzer-Programmiermodell der Typen MC68000, 68008, 68010 und 68020; b) Supervisor-Programmiermodell des MC68020

Um die Vielzahl der Leitungen unterzubringen, wird der MC68020 in einem 13×13-Pin-Grid-Array geliefert. Neu eingeführte Signale sind mit * gekennzeichnet. Auf diese Signale geht der folgende Abschnitt ein.

Die dynamischen Bussteuersignale setzen neue Maßstäbe auf dem Mikroprozessor-Sektor. Denn mit Hilfe der Signale DSACKO und DSACKI läßt sich hardwaremäßig bestimmen, ob ein 8-, 16- oder 32-Bit-Datentransfer durchgeführt werden soll, oder ob Wartezyklen benötigt werden, wobei die Portbreite innerhalb jedes Buszyklus geändert werden kann (dynamische Busstruktur).

Darüber hinaus kann dynamisch während eines Buszyklus die Datenbreite geändert werden. Damit die externe Hardware in einem derartigen Fall weiß, wieviel Bytes übertragen worden sind bzw. noch zu übertragen sind, wird die Anzahl über die SIZO/1-Leitungen angegeben. Dadurch kann sich ein MC68020 seiner Hardwareumgebung dynamisch anpassen.

Ein Beispiel: MOVE.L D0,\$20000

Dem Anwender stehen hier mehrere Möglichkeiten der Datenausgabe zur Verfügung. Der MC68020 führt zunächst einen Buszyklus aus und gibt die Daten auf den 32-Bit-Datenbus. Mit den DSACK-Signalen bestimmt der Anwender die Portbreite und damit die Anzahl der Buszyklen.

Fall 1: DSACK0=0, DSACK1=0

dann wird dieser Befehl mit einem Buszyklus beendet. Der Inhalt des Datenregisters wird auf dem Datenbus D0...D31 ausgegeben.

Fall 2:

DSACK0=1, DSACK1=0

dieser Befehl wird mit zwei Buszyklen beendet, wenn in beiden Buszyklen mit dieser DSACK-Kombination geantwortet wird (16-Bit-Port). Den Inhalt des 32-Bit-Datenregisters gibt der Datenbus in zwei Worten D16...D31 aus.

Fall 3:

 $\overline{DSACK0} = 0$, $\overline{DSACK1} = 1$


dieser Befehl wird mit vier Buszyklen beendet, wenn in allen vier Buszyklen mit dieser DSACK-Kombination geantwortet wird (8-Bit-Port). Das 32-Bit-Datenregister wird in vier Byte auf dem Datenbus D24...D31 ausgegeben.

Andere Kombinationen sind möglich, z. B. im Fall 2 zunächst mit 16-Bit-Portbreite zu antworten und darauffolgend zweimal mit einem Byte. Dann würde der Befehl in drei Buszyklen ablaufen, wobei ein Wort über den Datenbus D16...D31 und die nächstfolgenden beiden Byte über den Datenbus D24...D31 ausgegeben werden.

Allgemein erhält man daher die Portstruktur nach Bild 4a. Im Gegensatz zum MC68000/010 lassen sich Daten auf jede beliebige Adresse (auch ungerade) ablegen. Die Adreßleitungen A0, A1 und die Size-Leitungen SIZE0, SIZE1 bestimmen den Ort (Byte-Adresse) bzw. die Größe der Daten. Beispiele für ein 16-Bit- und 32-Bit-Port mit verschiedenen Datengrößen und Anfangsadressen zeigt Bild 4b.

Weitere Signale und deren Bedeutung:

RMC Zeigt einen laufenden Read-Modify-Write-Zyklus (RMW) an, bei den Befehlen TAS und CAS (wird nicht mehr über AS angezeigt)






Bild 4. Daten-E/A: a) Datenbus-Portstruktur, b) verschiedene Datenzugriffe

Dn	d ₁₆ (PC)	
An	$d_8(PC, Xn)$	
(An)	ABSOLUTE SHORT	
(An)+	ABSOLUTE LONG	
-(An)	#IMMEDIATE	
$d_{16}(An)$	#QUICK IMMEDIATE	
$d_8(An, Xn)$	IMPLIED REGISTER	

Bild 5. Adressierungsarten

Dila 0171010001	or arrigioan con		
Register-indirekt: (d, An) (d, An, Xn*scl)	(Xn*scl)	(d, Xn*scl)	(An, Xn*scl)
Speicher-indirekt: ([d]) ([An], d)	([d], d) ([d, An], d)	([An]) ([Xn*scl])	([d, An])
	([Xn*scl], d)	([d, Xn*sci], d) ([d, An, Xn*sci], c	
		([An], Xn*scl) I)	([d, An], Xn*scl)
Xn ist ein Indexre (Daten oder A	ement von 8, 16 og gister, das jedes b dresse) sein kann (eliebige Register 16 oder 32 Bit)	

scl ist ein Skalierungsfaktor von 1, 2, 4 oder 8

([d, PC, Xn*scl]) ([PC, Xn*scl], d)

Programmzähler relativ (PC, Xn*scl) (d, PC) (d, Xn*scl) (Xn*scl) (d, PC, Xn*scl)

Speicher-indirekt: ([PC]) ([d, PC]) ([d]) ([d], d)([PC], d) ([d, PC], d) ([Xn*scl])

Speicher-indirekt, Pre-Index: ([d, Xn*scl]) ([Xn*scl], d)([d, Xn*scl]), d) ([PC, Xn*scl])

Speicher-indirekt, Post-Index: ([PC], Xn*scl) ([d, PC], Xn*scl) ([d], Xn*scl) ([d], d, Xn*scl) ([PC], d, Xn*scl) ([d, PC], d, Xn*scl)

([d, PC, Xn*scl], d)

Bild 6. Zusätzliche Adressierungsarten des MC68020

AVEC Autovektor (Ersatz für VPA bei MC68000) **IPEND** "Interrupt pending", kann verwendet werden, um die externe Hardware früher in Kenntnis zu setzen, daß ein Interrupt kommen wird. **ECS**

"External cycle start", wird aktiviert, wenn der Prozessor einen externen Buszyklus beginnt (früheste Erkennung). Kann zusammen mit OCS z. B. für externes Cache. dynamische RAMs usw. verwendet werden.

OCS "Operand cycle start", wie ECS, jedoch nur bei Operandentransfer.

DBEN "Data buffer enable", zur Freigabe externer Treiber, um evtl. Buskonflikte zu vermeiden.

2 Adressierungsarten

Den Adressierungsarten wurde bei der Entwicklung besondere Aufmerksamkeit geschenkt. Fand man beim MC68000 noch gewisse Einschränkungen bei Adreßdistanzen vor (nur 8- oder 16-Bit-Adreßdistanz möglich), so stehen dem Programmierer jetzt 4 GByte zur Verfügung. Überhaupt ist der MC68020 außerordentlich vielseitig in bezug auf die Adressierungsarten, denn viele wurden zusätzlich implementiert. Um dem Leser selbst einen Vergleich zu ermöglichen, sind in Bild 5 in Kurzform die Adressierungsarten des MC68000/010 und in Bild 6a und b die zusätzlichen des MC68020 dargestellt.

Bild 6a zeigt einen Überblick der Register-indirekten bzw. Speicher-indirekten Adressierungsarten. Durch die in der Einführung beschriebenen internen Strukturen sind alle diese Adressierungsarten sowohl programmzählerrelativ (Bild 6b) einsetzbar als auch ausnahmslos mit 32 Bit Adreßdistanzen (Displacements) möglich. Der Programmierer kann damit zwischen insgesamt 62 (!) Varianten wählen.

Was bedeuten nun die einzelnen Adressierungsarten und wie setzen sie sich zusammen? Eine sehr übersichtliche Aufschlüsselung gibt das Bild 7.

Hieraus ist zu entnehmen, daß die Adressierungsart aus einem Basisregister (entweder ein Adreßregister oder der Programmzähler) plus einem Displacement (0, 16 oder 32 Bit) plus einem Index (Daten- oder Adreßregister, 16 oder 32 Bit ohne oder mit Skalierungsfaktor 1, 2, 4 oder 8) plus einem weiteren Displacement (0, 16 oder 32 Bit) besteht. Der Index kann selbst eine indirekte Adresse sein und kann vor oder nach der "Indirektion" dazu gezählt werden. Im übrigen ist insgesamt eine doppelt indirekte Adressierung möglich (Bild 8). Mit dem Skalierungsfaktor hat der Anwender die Möglichkeit, in Tabellen einzugreifen, ohne den Indexpointer zu zerstören. Viele dieser Adressierungsarten finden Einsatz in Compilern, die sehr häufig auf Tabellen (Arrays oder Pointer) zugreifen; aber auch in Betriebssystemen oder bei Peripheriebausteinen (z. B. Disk-Controllern), bei denen über eine Tabelle weitere Datenbereiche (Baumstruktur) angesprochen werden. Ein Beispiel nur soll hier herausgegriffen werden: Die Addition eines




Bild 7. Zusammensetzung der Adressierungsarten

Tabelle 3. Bedeutung der DSACK-Signale

DSACK1	DSACK0	Ergebnis
1	1	Wartezyklen
1	0	8-Bit-Port
0	1	16-Bit-Port
0	0	32-Bit-Port

Tabelle 4. Bedeutung der SIZE-Signale

SIZE1	SIZEO	Ergebnis
0	0	Langwort
0	1	Byte
1	0	Wort
1	1	3 Byte

Wertes, der über mehrere Tabellen zu finden ist, mit dem Datenregister D5:

ADD ([BASE,A1,D3*4],DIST),D5

Es handelt sich hierbei um eine der Adressierungsarten Speicher-indirekt mit Pre-Index. Wie der Quelloperand zu finden ist, zeigt Bild 8.

Obwohl viele Adressierungsarten beim MC68020 hinzugekommen sind, findet man hier Aufwärtskompatibilität auch auf der Opcodeebene. Denn Änderungen wurden nur in den unbenützten Bits des Erweiterungswortes bei der Adressierungsart "Adreßregister-indirekt mit Index plus Adreßdistanz" des MC68000 [2] vorgenommen.

3 Befehlssatz

Nicht nur neue Befehle wurden implementiert, sondern vom MC68000 übernommene Befehle hinsichtlich Operand oder Speicherbereich erweitert (*Tabelle 5*).

Der Anwender hat nunmehr bei der Multiplikation und Division (mit oder ohne Vorzeichen) mehr Möglichkeiten wie beim MC68000, so ist folgende Arithmetik erlaubt:

MULU.W/MULS.W $16*16 \rightarrow 32$ Bit (wie MC68000)

MULU.T/MULS.L $32*32 \rightarrow 32$ Bit MULU.L/MULS.L $32*32 \rightarrow 64$ Bit

<ea>, Di : Dj

DIVU.W/DIVS.W 32/16 \rightarrow 16-Bit-Ergebnis und 16-Bit-Rest (wie MC68000) TDIVU/TDIVS 32/32 \rightarrow 32-Bit-Ergebnis und 32-Bit-Rest DIVU.L/DIVS.L 64/32 \rightarrow 32-Bit-Ergebnis und

<ea>, Di : Dj 32-Bit-Rest

Eine Gegenüberstellung von Ausführungszeiten für Multiplikation bzw. Division bei MC68020/MC68010 zeigt *Tabelle* 6.

Eine Reihe von neuen Befehlen, die z. T. die zusätzlichen Register, den Befehls-Cache-Speicher oder die Coprozessoren unterstützen oder mit denen die Bit-Feldmanipulationen und die BCD-Umrechnungen vollzogen werden, bieten dem Programmierer eine höhere Leistungsfähigkeit und eine größere Vielfalt. Im folgenden sind die neu zum MC68000/68010-Befehlssatz hinzugekommenen Instruktionen aufgelistet:


BFEXTU/BFEXTS	Bit Field Extract
	(signed/unsigned)
BFINS	Bit Field Insert
BFFFO	Bit Field Find First One
BFTST	Bit Field Test
BFCLR	Bit Field Clear
BFSET	Bit Field Set
BFCHG	Bit Field Change
BKPT #n	Breakpoint
CHK2	Check Register against Bounds

Tabelle 5. Erweiterungen von Befehlen des MC68020

	zusätzliche Adressierungsarten	32-Bit- Operation
TEST	-	×
CMPI	×	×
CHECK	×	×
LINK		×
BRA, Bcc		×
EXT von Byte		×
MUL		×
DIV		×

Tabelle 6. Gegenüberstellung MUL/DIV von 68020/68010

4,	MC68020	(max.)	MC68010) (max.)
	16,67 MHz	Takt- zyklen	12,5 MHz	Takt- zyklen
MULU 16	1,44	24	3,20	40
MULU 32	2,64	44	_	_
MULS 16	1,44	24	3,36	42
MULS 32	2,64	44	-	-
DIVU 16	2,76	46	8,64	108
DIVU 32	5,04	84	_	
DIVS 16	3,36	56	9,76	122
DIVS 32	5,76	96	-	_



CMP2 Compare Register with Bounds Tcc Trap on Condition TPcc #xxx Trap on Condition PACK Pack BCD **UNPK** Unpack BCD **CALLM** Call Module **RTM** Return Module CAS Compare and Swap Coprozessor-Befehle Branch on Coprocessor Condition cpBcc cpDBcc Test Coprocessor Condition, Decrement and Branch General Coprocessor Operation cpGen **CDRESTORE** Coprocessor Restore cpSave Coprocessor Save cpScc Set Conditionally cpTRAPcc Trap on Coprocessor Condition

Einige Erläuterungen zu den neuen Befehlen: Die bedingten Abfragen wurden dahingehend erweitert, daß sie auch direkt zu Exceptions führen können (Tcc). Mit dem CHK-Befehl konnte bislang geprüft werden, ob man sich zwischen 0 und einer effektiven Adresse befand. Mit dem CHK2-Befehl ist eine Abfrage zwischen zwei effektiven Adressen möglich. Ein integrierter "Barrel-Shifter" sorgt nun dafür, daß alle Schiebe- und Rotationsbefehle mit einer konstanten Geschwindigkeit ablaufen, unabhängig von deren Anzahl.


Die bewährten Bit-Manipulationen der MC68000-Familie wurden erweitert mit den Bit-Feld-Manipulationen. Es können Bit-Felder mit oder ohne Offset gelesen, geändert, getestet, gesetzt, eingefügt und zurückgeschrieben werden. Außerdem ist ein Suchen nach der ersten "Eins" in einem Bit-Feld möglich. Der Offset kann im Bereich von $\pm 2^{31}$ liegen, das Feld umfaßt Bit 1...32 und kann Langwortgrenzen überschreiten. Beispiele zeigen die *Bilder 9a* und 9b.

Bild 9a ist ein allgemeines Beispiel, Bild 9b zeigt die Vorgehensweise beim Verarbeiten von Records, bei der wiederum komplexe Adressierungsarten Verwendung finden. Es wird ein Bit-Feld in ein Datenregister (D0) eingelesen. Das Bit-Feld steht innerhalb eines Records. Ein weiteres Datenregister (D3) zeigt auf das Bild-Feld innerhalb des Records. Ein Adreßregister (A3) zeigt auf die Records. Zusammen mit einem Displacement (REC5) wird das gewünschte Record (REC5) lokalisiert. Das Bit-Feld umfaßt jedoch nur 24 Bit und wird mit einem Offset n ausgelesen, der in einem Datenregister (D4) steht. Zu weiteren Anwendungsgebieten gehört die Grafikverarbeitung, mit diesen Befehlen lassen sich auf einfache Weise bestimmte Pixel ansprechen.


Eine Weiterführung des TAS-Befehles ist der CAS. Er führt auch einen unteilbaren Zyklus durch (RMW) und ist daher für Multiprozessorsysteme geeignet. Ein Beispiel:

CAS Dn,Dm,(ea)

Er testet nicht nur ein Bit, sondern vergleicht den Inhalt einer effektiven Adresse <ea> mit einem Datenregister (Dn). Sind die beiden Inhalte identisch, wird das Datenregister Dm in <ea> geschrieben.



^{*} diese Befehle sind allgemeingültig für Coprozessoren, für den Fließkomma-Coprozessor werden eigene Mnemonics verwendet (z. B. FMUL, FDIV, usw.), die sich auf diese Befehle beziehen.



Modulmechanismus (CALLM, RTM) des MC68020 stellt eine Erweiterung des Supervisor-User-Schutzes dar und erlaubt den Aufruf eines Modules mit bestimmten Zugriffsrechten. Bis zu 256 Privilegebenen sind möglich (MC68000: 2). Ein Modul ist ein Stack-Bereich (Frame), der mit CALLM kreiert wird. In diesem Stack-Bereich stehen Informationen wie z. B. Zugriffsrecht (Ebene), Datenpointer, Adrespointer usw. Unterstützt wird dieses Konzept hauptsächlich im Zusammenspiel mit der externen Hardware, z. B. der geplanten "Paged Memory Management Unit" (PMMU). Der Prozessor gibt spezielle Informationen über die Funktionscodeleitungen und Adreßbus aus ("CPU-Space", Bild 11).

zur Verfügung (Bild 2b). So kann der Anwender das Cache bei Bedarf ausschalten (Debug- und Emulationsphasen) oder den gesamten Cache löschen. Interessant ist auch die Fähigkeit, den Cache "einzufrieren". Anwendungsbeispiele können Interrupt- oder Unterprogramme sein, die, nachdem sie im Cache stehen, eingefroren werden, d. h. gespeichert bleiben. Jedesmal, wenn dieses Programm aufgerufen wird, ist kein erneutes Holen notwendig. Diese Programme können mit interner Geschwindigkeit ablaufen. Eine weitere programmierbare Eigenschaft besteht darin, eine Adresse innerhalb des Cache zu überspringen (mit CAAR), z. B. Breakpoints.

4 Cache-Speicher

Der MC68020 besitzt auf dem Chip einen Cache-Speicher, der immer dann beschrieben wird, wenn der Mikroprozessor nach außen zugreift, um sich einen Opcode zu holen oder einen Operanden (Erweiterungswort), der dem Opcode folgt. Dann führt der MC68020 einen Mehrfach-Wort-Befehls-Prefetch aus. Durch einen komplizierten internen Hardwaremechanismus wird während eines Programmablaufes überprüft, ob der im externen Speicher liegende Befehl bereits in das Cache hineingeholt wurde und dort vorliegt. Ist dies der Fall, muß keine Busaktivität seitens des Mikroprozessors erfolgen, es sei denn, der auszuführende Befehl greift seinerseits auf eine Speicherzelle zu. Dennoch wird durch diese Eigenschaft der Bus wesentlich entlastet, was bei Multiprozessorsystemen zu größerem Durchsatz verhilft. Dort bildet der Bus bekanntlich das "Nadelöhr". Weitere Vorteile des Cache zeichnen sich ab: So könnten ganze Programmteile, z. B. Abfrageschleifen, die nur interne Register betreffen, ohne jeden weiteren Buszugriff ablaufen.


Die Cache-Kapazität des MC68020 beträgt 256 Byte. Das heißt, bei einer Cache-Wortgröße von 32 Bit sind 64 Einträge möglich (Bild 10). Cache-Manipulationen stehen dem Anwender ebenfalls mit Hilfe zweier Register

5 Coprozessor-Schnittstelle

Eine weitere Neuerung ist die integrierte Coprozessor-Schnittstelle. Hier handelt es sich, wie man vermuten könnte, keinesfalls um eine Hardware-, sondern um eine Softwareschnittstelle. Der Coprozessor MC68881 benötigt keine speziellen Leitungen. Vielmehr erfolgt der Anschluß über die bereits vom MC68000 her bekannten Adreß-, Daten- und Funktionscode-Leitungen. Darin (und in der dynamischen Busstruktur des MC68881) liegt im übrigen das Geheimnis, daß der Floating-Point-Coprozessor MC68881 auch an den MC68008, MC68000 und MC68010 anzuschließen ist.

Wie ist demnach die Softwareschnittstelle beschaffen? Betrachtet man zunächst *Bild* 11 und ruft man sich den Zustand der Adreß- und Funktionscodeleitungen beim MC68000 im Falle eines Interrupterkennungszyklus in Erinnerung, ergibt sich folgendes Bild:

Sämtliche Adreßleitungen sind in diesem Zustand auf "1". Die Adreßleitungen A1...A3 geben die Interrupt-prioritätsebene (IPL) wieder, deren Interrupt gerade angenommen wurde. Die Funktionscodeleitungen sind hierbei ebenfalls alle "1". Beim MC68020 wurde dieser Bereich, d. h. wenn FC0-2 logisch "1" ist, erweitert. Die Adreßleitungen A16...A19 definieren den Typ. So erhält man je eine andere Kombination, wenn der CALLM-




Befehl (Access-Level Control) oder der BKPT-Befehl (Breakpoint Acknowledge) aufgerufen wird.

Jeder Coprozessorbefehl führt dazu, daß die Leitungen FC0-2 beim MC68020 ebenfalls auf "1" gesetzt werden. Die Unterscheidung für einen externen Baustein, ob es sich um einen Interruptzyklus oder Coprozessorzugriff handelt, liegt nun in den Adreßleitungen A5...A15 und A20...A31, die logisch "0" sind. A17 ist "1". A13...A15 geben die sog. Coprozessoridentität an, die im Befehlssatz verankert ist. Dies könnte hardwaremäßig decodiert werden. Damit sind in einem System bis zu acht Coprozessoren anschließbar. Es ist denkbar, z. B. zwei mit der Berechnung eines transzendentalen Ausdrucks zu beauftragen, die dann nahezu parallel zur Verfügung stehen. Die Adreßleitungen A0...A4 bestimmen die Registerauswahl im Coprozessor.

Grundsätzlich führt jeder Coprozessorbefehl dazu, daß die höchsten vier Bit des Opcode (Bit 12...15) "1" gesetzt werden. In den Bits 9...11 steckt die bereits beschriebene Coprozessor-Identität, die Bits 0...5 geben die effektive Adresse an (Bild 12).

Bit 6...8 unterscheidet die Coprozessorzugriffe. Diese sind:

- General (alle mathematischen Funktionen)
- Branch on Condition
- Trap on Condition
- Set on Condition



Werner Hilf ist in Schopfheim Krs. Lörrach geboren. Er hat die Elektronik "von der Pike auf" gelernt. 1967 Lehre in einem Entwicklungs- und Forschungslabor. Stu-dium der Nachrichtentechnik 1970 an der Fachhochschule Karlsruhe. Zunächst Analog-Elektronik, insbesondere Prozeß- und Regeltechnik. Mit dem Siegeszug des Mikroprozessors und fasziniert von der Digitaltechnik begann er mit vielfältigsten Aufgaben aus dem Bereich der Hard- und Software mit diversen Mikroprozessoren. Seit 1979 ist er Leiter der Mikroprozessor-schulung bei Motorola in München. Zahlreiche Vorträge im Inland, europäischen Ausland und Afrika. Sein Wissen vermittelt er seit 1980 auch als Lehrbeauftragter an der Fachhochschule München und der Technischen Akademie in Esslingen.

- Decrement and Branch on Condition
- Save (Retten der Register)
- Restore (Rückspeichern der Register)

In den nachfolgenden Worten befinden sich, je nach Befehl die Erweiterungsworte, Adreßdistanzen oder zusätzliche Befehlsformate.

Der Coprozessor erkennt demzufolge anhand der Funktionscodeleitungen und der Coprozessorinstruktion (werden mit dem Chip-Select des Coprozessors verknüpft), daß eine Information vorliegt und holt sich die weiteren Daten, die benötigt werden (können auch im Speicher liegen). Der Coprozessor bestimmt selbständig den Ablauf und die Synchronisation mit der CPU, er ist sogar in der Lage, Traps einzuleiten.

Dem MC68020 fallen bei dieser Schnittstelle die Aufgaben zu, die Operanden zu laden und zu speichern, die effektive Adresse zu errechnen und die Traps zu verarbeiten. Eine vereinfachte Darstellung des MC68020 Coprozessor-Zugriffs zeigt *Bild* 13.

6 Zusammenfassung

Mit dem MC68020 wird dem Anwender eine CPU angeboten, die Mikroprozessormärkte erschließt, die bislang Mini- oder sogar Großcomputern vorbehalten waren. Darüber hinaus lassen sich neue Anwendungen mit diesem Prozessor realisieren. Man denke hierbei an Applikationen, die bislang mangels Geschwindigkeit oder aus Platzgründen nicht zu verwirklichen waren; weitere Gründe sind Preisrelationen oder zu hohe Verlustleistung.

Literatur

- [1]von Bechen, P.: 32-Bit-Prozessor erweitert 68000-Familie. ELEKTRONIK 1983, H. 6, S. 62...64.
- [2] Hilf, W., Nausch, A.: M68000-Familie, Teil 1: Grundlagen und Architektur. towi-Verlag, München.
- [3] Hilf, W., Nausch, A.: M68000-Familie, Teil 2: Anwendung und 68000-Bausteine, tewi-Verlag, München.
- [4] Motorola, Inc. MC68020 Präsentation, interne Veröffentlichung.
- [5] Motorola, Inc. MC68020 User's Manual, Mai 1984.

Der sichere Einstieg in die **FDV**



Franzis-Verlag, München



DOS 3.3 - das Diskettenbetriebssystem des Apple II

Eine ausführliche Dokumentation der Systemprogramme. Von B. **Ruhland**. 255 S., 12 Abb., DM 48,-. ISBN 3-7723-7691-6

Der Anwender kann für jede Aktion des Betriebssystems die tref-fende Programmstelle finden und verstehen.



Messen, Steuern und Regeln mit Basic

Programmierung und lauffähige Programme für die elektronische Meßtechnik. Von W. Link. 141 S., 143 Abb., DM 38,-. ISBN 3-7723-7411-5

Mit diesem Buch entdecken Computerfans neue Anwendungsge-biete für ihre Basic-Maschine.

Hardware-Erweiterungen für den ZX 81

Der nachträgliche Ein-Der nachtragliche Einbau von Schnittstellen zum Messen, Steuern und Regeln. Von O. Merker. 199 S., 132 Abb., DM 48,–. ISBN 3-7723-7811-0

Der interessierte Leser findet mit diesem Buch genügend Anregungen. eine eigenen Problemlösungen zu entwickeln.



Der sichere Einstieg in Pascal

Der leichte Weg zum selbständigen Programmieren in Pascal. Von R. **Busch**. 188 S., 46 Abb., DM 48,–. ISBN 3-7723-7861-7

Sinn und Zweck dieses Buches ist es, dem Lernenden einen bequemen Einstieg in diese moderne Programmier-

sprache zu schaffen. Systematisch erklärt der Autor zunächst die wichtigsten Sprachelemente. Diese werden anhand von praktischen Beispielen eingeübt und laufend wieder holt. Ein Grundwortschatz in Pascal ent-

Und was kann der Leser und Benutzer dieses Buches am Ende? Das exakte Definieren von Algorithmen hat er ge-lernt. Er beherrscht einen Basisumfang von Pascal. Grammatik und Syntax sind geläufig. Er hat die unbändige Lust auf mehr und der Karriere als Pascal-Pro-grammierer steht nichts mehr im Wege.

Ganz gleich, ob es um Betriebssysteme, Hardware-Erweiterungen, Steuerungsaufgaben oder um das eigentliche Programmieren geht. Der verantwortliche Planer und Anwender von EDV in Wirtschaft, Industrie oder Labor findet unter diesen Büchern seine kompetenten Grundlagen, handfeste Anleitungen und Hilfen. Die bringen ihn echt weiter.

Dieses Wissen richtig angewandt, schafft es. den vielen anderen mindestens um die berühmte Nasenlänge voraus zu sein.



Mikrocomputer-Technik praxisnah

Eine verständliche Einführung in die Technik und Arbeitsweise für alle, die es genau wissen wollen. Von D. **Benda**. 189 S., 96 Abb., DM 44,–. ISBN 3-7723-7841-2

Der Autor hat den Wissensstoff in Text und Bild bewußt leichtverständlich und stets anwendungsbezogen dargestellt und aufbereitet. Die Lektionen sind an-schaulich, regen zum systematischen Arbeiten an und entsprechen den mo-dernen Erfordernissen des Lernenden. Besonders hervorzuheben sind die Abschnitte zum Üben und Selbsttesten. Sie erlauben ein jederzeitiges Überprü-fen des eigenen Wissensstandes. Wer diesen Band systematisch durchgeht und seine Aufgaben und Übungen auch wirklich erledigt, der besitzt ein tiefgrei-fendes Wissen über die Mikrocomputertechnik. Er kann jetzt die Funktionsabläufe der Mikrocomputer nachvollziehen und in Betrieb nehmen.

Mit Computern steuern

Aufbau und Anwendung von Finplatinen-Mikrocomputern. Von H. Feichtinger. 178 S., 144 Abb., DM 38,-. ISBN 3-7723-7221-X

Mit Einplatinencomputern steuern und regeln, ab wann sich das lohnt und wie das zu machen ist, darum geht es in diesem Buch. Der Autor zeigt daß der technische Aufwand dafür gering ist und behandelt selbstverständlich nur Typen, die auf dem Markt sind und wohl auch länger bleiben werden.



Betriebssystem CP/M

Vom Monitorprogramm zum Mehrbenutzersystem. Von J. Plate. 351 S., mit 30 Abb., DM 56,-. ISBN 3-7723-7521-9

Geboten wird die wohl benutzerfreundlichste und umfassendste Beschreibung des Betriebssystems CP/M. Der Leser wird vom einfachen Monitorprogramm über das weit verbreitete Betriebssy-stem CP/M zu den Multiuserstem CP/M zu den Multiuser-und Multitasking-Betriebssy-stemen geführt. Der Autor geht sehr in die Tiefe und ins Detail.



Datenfernübertragung per Computer

Der C 64 findet Kontakt zu Mailboxen und Datenbanken über einen Akustikkoppler. Von T. **Winzer**. Ca. 136 S., ca. 54 Abb., ca. DM 32,-. ISBN 3-7723-8071-9

Der Autor stellt das umfangreiche Thema locker, ver-ständlich dar. Er öffnet so dem Computer-Fan das Tor zu unendlich vielen, interessanten Daten. Er knüpft einen neuen Medienverbund, der preiswert und im wahrsten Sinne des Wortes handsam



Was Sie über Software wissen sollten

Die Handhabung der Software in Wirtschaft und Industrie. Von F. **Haugg**. 215 S., 107 Abb., DM 38,–. ISBN 3-7723-7721-1

Doch mit diesem Buch ter Gesprächspartner für alle, besonders für die EDV-Leute.



Der Weg zum Computer

Eine aktuelle Darstellung der Home- und Perso-nalcomputer im Vorfeld der Kaufentscheidung. Von T. **Winzer**. 176 S., 70 Abb., DM 28,–. ISBN 3-7723-7731-9 Jedes Kapitel ist leicht zu lesen, wichtige Fachbegriffe werden zunächst definiert, bevor

sie im Text Verwendung



Der Heim-Computer 8085

Der einfache Nachbau eines Computers mit Programmieran/eitungen von R. Keil/G. Keil. 174 S., 13 Abb., DM 38. ISBN 3-7723-7471-9

Allen Computerfreunden wird der Nachbau eines Heimcomputers leichtgemacht. Benötigt wird dazu der 8-Bit-Mikroprozessor 8085.

Was der HX-20 von Epson noch zusätzlich alles kann

Wer das wissen will, der greife zu diesem Band. Wo das Original-Handbuch aufhört, dort fangen die Autoren an.

Fünf Punkte sind es, die in die Augen stechen:

- Zusätzliche Kenntnisse über Hardware und Basic-Interpreter (z. B. PEEK und POKE) bilden die Basis für zusätzliche Applikationen
- Über dreißig neue, sorgfältig erprobte Anwendungen aus der Praxis des Tages brauchen nur abgeschrieben werden. Sie laufen.
- 3. Hier öffnet sich das Tor zur Maschinensprache des HX-20, mit der bestimmte Programme eben wesentlich schneller sind (Assembler,
- 4. Interessante Hardwareerweiterungen machen den Hand-Held wesentlich leistungsfähiger (Speichererweiterung, Schnittstelle für Messen, Steuern und Regeln).
- 5. Für die routinierten Anwender ein Glossar mit Speicherbelegung und Systemroutinen.

Hard- und Software für den Epson HX-20



144 Seiten, 20 Abbildungen. Lwstr-gebunden. DM 38.-. ISBN 3-7723-8041-7

Heiße Applikationen für den attraktiven Aktentaschen-Computer. Von Jürgen Plate und Wolfram Lechner.

Franzis

der große Fachverlag für angewandte Elektronik und Informatik Franzis-Verlag, München

(101)

Mehr Freude und Wissen durch den Selbstbau eines Heimcomputers

Wer hat mehr von einem Heimcomputer?

Der, der ihn sich für ein paar hundert Mark fertig gekauft hat, oder der, der ihn sich für fast das gleiche Geld selber gebaut hat?

Allen Computerfreunden wird nun mit Hilfe dieses Buches der Nachbau eines Heimcomputers leicht gemacht. Benötigt wird dazu der bewährte 8-Bit-Mikroprozessor 8085. Schritt für Schritt wird dem Anwender der Aufbau der Hardware auseinandergesetzt. Ausführlich erläutert werden die Bedienung und die Fehlersuche. Zahlreiche einfache Programmbeispiele lassen die praktischen Erfahrungen mit dem selbstgebauten Gerät schnell anwachsen. Über das Interface erarbeitet man sich auch noch das Entscheidende: Die Steuerungs- und Regelungstechnik. Fazit: Mit Hilfe dieses Buches kann man sich gekonnt mit der Arbeitsweise von Mikrocomputersystemen auseinandersetzen.

Der Heim-Computer 8085

Der einfache Nachbau eines Computers mit Programmieranleitungen. Von Reinhard Keil und Günter Keil.



174 Seiten mit 13 Abbildungen und 14 Tabelien. Lwstr-geb. mit Schutzumschlag DM 38.-3-7723-7471-9

Franzis'

der große Fachverlag für angewandte Elektronik und Informatik Franzis-Verlag, München 69)


Zum Üben und Selbsttesten Wie intelligent ist ein Mikrocomputer?

Wie lautet der Untertitel: Eine verständliche Einführung in die Technik und Arbeitsweise für alle, die es genau wissen wollen. Und damit hat der Autor den Nagel auf den Kopf getroffen. Ganz klar, eindeutig und übersichtlich werden die Zusammenhänge von der Hardware- und Software und ihre gegenseitige Abhängigkeit vermittelt.

Der Leser lernt die Funktionsabläufe der Mikrocomputer nachzuvollziehen und die schaltungstechnischen Zusammenhänge von der CPU bis zur Schnittstelle zu begreifen. Weitere Erkenntnisse gelten der Softwarestruktur, die die schaltungstechnischen Funktionsabläufe (Hardware) in Betrieb setzen.

Wer diesen Band systematisch durchgeht und seine Aufgaben und Übungen auch wirklich erledigt, der besitzt ein tiefgreifendes Wissen über die Mikrocomputertechnik. Er kann jetzt die Funktionsabläufe der Mikrocomputer nachvollziehen und in Betrieb nehmen.

Mikrocomputer-Technik praxisnah



189 Seiten 96 Abbildungen, 22 Tabellen. Lwstr-geb. DM 44.-ISBN 3-7723-7841-2

Franzis'


der große Fachverlag für angewandte Elektronik und Informatik Franzis-Verlag, München

Der ZX-81 sinnvoll aufgerüstet für Meß-, Steuer- und Regelaufgaben

Der ZX 81 ist mehr als ein Programmier-Übungsgerät. Wer das noch nicht gewußt hat erkennt das sofort, wenn er das Buch aufschlägt; wer das geahnt hat, erkennt sofort die Fülle der Möglichkeiten, den ZX 81 für neue, vielseitige Aufgaben zurechtzutrimmen.

Vorgestellt werden verschiedene Hardware-Zusätze. Mit diesen Baugruppen läßt sich der Computer für Meß-, Steuer- und Regelaufgaben sowie zur Tonerzeugung einsetzen. Eine Centronier-Schnittstelle zum Anschluß eines handelsüblichen Druckers sowie eine "languagecard", mit der sich Änderungen im Betriebssystem durchführen lassen, werden ebenfalls beschrieben. In allen Fällen sind detaillierte Bauanleitungen mit Platinenvorlagen angegeben. So wird gleichzeitig die Funktion der einzelnen Schaltungen erklärt. Das ist ein wesentlicher Gesichtspunkt, denn er legt die Verknüpfung von Hard- und Softwareaspekten offen zu Tage. Der kleine ZX 81, nach diesem Buch sinnvoll aufgerüstet, leistet plötzlich fast das Gleiche, wie ein wesentlich teuerer PC-Computer.

Hardware-Erweiterungen für den ZX 81



Der nachträgliche

Einbau von Schnitt-

Von Oskar Merker.

220 Seiten. 112 Abbildungen, Lwstr-geb. DM 48.-ISBN 3-7723-7811-0

der große Fachverlag für angewandte Elektronik und Informatik Franzis-Verlag, München

Arun Kamat

"Fremde" Interface-Bausteine an der CPU 68000

Systementwürfe mit CPUs der 68000-Familie können manchmal praktisch nicht realisiert werden, weil bestimmte Peripheriebausteine noch nicht zur Verfügung stehen. Mit wenig zusätzlichem Aufwand ist es allerdings möglich, Interface-Bausteine anderer Prozessorfamilien mit einer CPU aus der 68000-Familie zusammen zu betreiben und hohe Systemleistung zu

erreichen. Der Beitrag zeigt das an folgenden Peripheriebausteinen: serieller Kommunikations-Controller AmZ8530 (SCC), FIFO-Ein/-Ausgabe-Baustein AmZ8038 (FIO), programmierbarer Intervall-Zeitgeber Am9513 (PIT), universeller DMA-Controller Am9516 (UDC), programmierbarer Interrupt-Controller Am9519 (PIC).

1 Serieller Kommunikations-Controller

1.1 AmZ8530 ohne Interrupt

Der serielle Kommunikations-Controller AmZ8530 ist die derzeit schnellste serielle E/A-Einheit auf dem Markt. Von diesem Baustein werden alle modernen Protokolle unterstützt. Eine große Zahl von Eigenschaften können vom Benutzer programmiert werden, wodurch sich sehr hohe Flexibilität beim Entwurf ergibt.

Beim Anschluß an die CPU 68000 (Bild 1) sind die Datenbusse direkt miteinander verbunden. Mit Hilfe des Adreß-Decodierers Am29806 werden die Adressen und das CS-Signal für die Peripherieeinheit erzeugt. Außerdem produziert der Baustein das Signal ANYE, das das Schieberegister 74LS164 zum Erzeugen von Wartezyklen benötigt. Das Schieberegister 74LS174 steuert die Zahl der Wartezyklen über den Eingang C, der wiederum das DTACK-Eingangssignal für die CPU steuert. Auf diese Weise ist es möglich, daß die Signale RD und WR die erforderliche Länge von 400 ns erreichen. A₁ erzeugt das C/D-Eingangssignal für den AmZ8530, während die übrigen Adreßleitungen mit dem Adreß-Komparator Am29809 verbunden sind.

Mit Hilfe der ODER-Gatter 74LS32S werden die Signale ODS, LDS und R/W in die AmZ8530-Signale RD und WR umgesetzt. Um den Zeitbezug zwischen CS und RD für den AmZ8530 einhalten zu können, verzögert das Flipflop 74LS74 die fallende Flanke von RD.

1.2 AmZ8530 mit Interrupt

Mit zusätzlicher externer Hardware kann die Interruptstruktur des AmZ8530 zur Verbesserung der Systemleistung herangezogen werden. Hier wird ledig-

lich die Schaltung zum Erzeugen der entsprechenden Interrupt-Steuersignale beschrieben.

Der 3:8-Decodier-Baustein 74LS138 erhält die Prozessor-Statussignale FC_0 , FC_1 sowie FC_2 und decodiert diese zum Interrupt-Acknowledge-Signal INTA des AmZ8530. A_1 , A_2 sowie A_3 bestimmen die unterschiedlichen Interrupt-Ebenen, die vom 74LS138 durch Decodierung festgelegt werden. Es ist zu beachten, daß INTA das Signal RD des Prozessors sperrt.

Das Schieberegister 74LS164 verzögert das RD-Signal so lange, daß ausreichend Zeit zum Einschwingen der




Bild 1. Anschluß des seriellen Kommunikations-Controllers AmZ8530 an die CPU 68000 ohne Interrupt-Mechanismus. Der SCC-Baustein ist das derzeit schnellste E/A-IC auf dem

Interrupt-Daisy-Chain zur Verfügung steht. Darüber hinaus produziert dieses Schieberegister ein RD-Signal, das dafür sorgt, daß der Vektor früher auf dem Bus verfügbar ist, um das DTACK-Eingangssignal für die CPU 68000 zu erzeugen. Mit Hilfe des Bausteins 74LS148 werden die Interrupt-Request-Signale des AmZ8530 codiert und als gewünschte Interruptebene an den 68000 weitergeleitet.

1.3 AmZ8530 im Vergleich mit anderen Bausteinen

Der serielle Kommunikations-Controller AmZ8530 bietet in 68000-Systementwürfen z.B. gegenüber den bis jetzt benutzten Bausteinen MC6850, 6852 oder 6854

Vorteile. Von Motorola ist die Einführung eines leistungsfähigen seriellen E/A-Bausteins geplant. Bis dieser auf dem Markt erscheint, ist der AmZ8530 der einzige SCC-Baustein, der dem Benutzer die Möglichkeit zur Programmierung von Funktionen für hochwertige Anwendungen bietet (Tabelle 1). Für die Verwendung des AmZ8530 sprechen folgende Punkte:

- er unterstützt alle modernen Protokolle, wie HDLC, SDLC, IBM-Bisync
- mit dem AmZ8530 können Übertragungsraten von maximal 1,5 MBit/s erreicht werden
- im AmZ8530 sind Zusatzfunktionen untergebracht, über die vergleichbare Produkte nicht verfügen. Bei-

Tabelle 1. Vergleich der Kommunikations-Controller

Merkmal	AmZ 8530 SCC	Z-80 SIO	Z-80 DART	MC6850 AIA
Betriebsspannung	+5 V	+5 V	+5 V	+5 V
Gehäuse 1	40pol. DIP	40pol. DIP	40pol. DIP	24pol. DIP
Technologie	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS
Taktsignale	ein	ein	ein	zwei
Kanäle	zwei	zwei	zwei	einer
Übertragungsrate	1,5 MBit/s	800 KBit/s	800 KBit/s	1 MBit/s
Minimale	1,0 1415103	OOO REMOS	GGG KDIUB	1 14151173
Taktzvkluszeit	165 ns	250 ns	250 ns	500 ns
Fehlerschutz	CRC, CCITT	CRCC, CCITT	CRC, CCITT	Parity
Interrupt-	CRG, CCITT	CRGC, CCITT	programmierbarer	nicht
Einrichtung	programmierbar	programmierbar	Vektor-Interrupt	programmierbar
Baudratengenerator	auf dem Chip.	programmerbar	vektor-interrupt	programmeroar
baudratengenerator		•	• .	
D' 's l DI I	programmierbar	nein	nein	nein
Digital-PLL	auf dem Chip	nein	nein	nein
Modem-Steuerung	Handshake-Interf.	Handshake-Interf.	Handshake-Interf.	Handshake-Interf.
Abbruch-Signale	programmierbar	nein	nein .	nein
Protokolle	asynchron	asynchron	asynchron	asynchron
	synchron			
	Byte-orientiert			
	IBM-BiSync			
	Bit-orientiert			
	HDLC, SDLC			
Auto-Echo	ia	nein	nein	nein
Lokale Schleife	ja, für lokale	nein	nein	nein
	oder Fernwartung			
Merkmal	MC6852	MC6854	8251	8273
Merking	SSD	ADL	PCI	PPC
Betriebsspannung	SSD +5 V	ADL +5 V	PCI +5 V	PPC +5 V
Betriebsspannung Gehäuse	+5 V 24pol. DIP	+5 V 28pol. DIP	PCI +5 V 28pol. DIP	+5 V 40pol. DIP
Betriebsspannung Gehäuse Technologie	+5 V 24pol. DIP N-Kanal-MOS	+5 V 28pol. DIP N-Kanal-MOS	+5 V 28pol. DIP N-Kanal-MOS	+5 V 40pol. DIP N-Kanal-MOS
Betriebsspannung Gehäuse Technologie Taktsignale	+5 V 24pol. DIP N-Kanal-MOS zwei	+5 V 28pol. DIP N-Kanal-MOS zwei	+5 V 28pol. DIP N-Kanal-MOS ein	+5 V 40pol. DIP N-Kanal-MOS ein
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle	+5 V 24pol. DIP N-Kanal-MOS zwei einer	+5 V 28pol. DIP N-Kanal-MOS zwei einer	+5 V 28pol. DIP N-Kanal-MOS ein einer	+5 V 40pol. DIP N-Kanal-MOS ein einer
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate	+5 V 24pol. DIP N-Kanal-MOS zwei	+5 V 28pol. DIP N-Kanal-MOS zwei	+5 V 28pol. DIP N-Kanal-MOS ein	+5 V 40pol. DIP N-Kanal-MOS ein
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale	+5 V 24pol. DIP N-Kanal-MOS zwei einer ?	+5 V 28pol. DIP N-Kanal-MOS zwei einer ?	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit	+5 V 24pol. DIP N-Kanal-MOS zwei einer ?	+5 V 28pol. DIP N-Kanal-MOS zwei einer ?	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt-	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar	PCI +5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein	PCI +5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator Digital-PLL	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein nein	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein nein	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein auf dem Chip
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator Digital-PLL Modem-Steuerung	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein nein Handshake-Interf.	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein Handshake-Interf.	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein nein handshake-Interf.	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein auf dem Chip Handshake-Interf.
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator Digital-PLL Modem-Steuerung Abbruch-Signale	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein nein	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein nein	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein auf dem Chip
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator Digital-PLL Modem-Steuerung Abbruch-Signale	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein nein Handshake-Interf.	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein Handshake-Interf.	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein nein nein nein synchron	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein auf dem Chip Handshake-Interf.
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator Digital-PLL	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein nein Handshake-Interf. nein	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein handshake-Interf. programmierbar	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein nein Handshake-Interf.	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein auf dem Chip Handshake-Interf.
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator Digital-PLL Modem-Steuerung Abbruch-Signale	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein nein Handshake-Interf. nein synchron	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein Handshake-Interf. programmierbar synchron	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein nein nein nein synchron	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein auf dem Chip Handshake-Interf. nein asynchron
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator Digital-PLL Modem-Steuerung Abbruch-Signale	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein nein Handshake-Interf. nein synchron Bit-orientiert	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein handshake-Interf. programmierbar synchron Bit-orientiert	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein nein nein Handshake-Interf. nein asynchron synchron Byte-orientiert	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein auf dem Chip Handshake-Interf. nein asynchron synchron Bit-orientiert
Betriebsspannung Gehäuse Technologie Taktsignale Kanäle Übertragungsrate Minimale Taktzykluszeit Fehlerschutz Interrupt- Einrichtung Baudratengenerator Digital-PLL Modem-Steuerung Abbruch-Signale	+5 V 24pol. DIP N-Kanal-MOS zwei einer ? 280 ns Parität nicht programmierbar nein nein Handshake-Interf. nein synchron Bit-orientiert	+5 V 28pol. DIP N-Kanal-MOS zwei einer ? 500 ns CRC nicht programmierbar nein handshake-Interf. programmierbar synchron Bit-orientiert	+5 V 28pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns Parität nein nein nein nein nein synchron synchron	+5 V 40pol. DIP N-Kanal-MOS ein einer 64 KBit/s 250 ns CRC programmierbar nein auf dem Chip Handshake-Interf. nein asynchron

spiel dafür ist der Baudraten-Generator. Ein externer Generator muß nicht vorgesehen werden, was zu einer Einsparung von etwa 20 DM/System führt. Die Baudrate ist programmierbar und kann an das Peripheriegerät angepaßt werden

- eine weitere Einsparung von 20 DM ergibt sich aus der auf dem Chip befindlichen digitalen PLL-Schaltung. Eine solche Funktion erfordert diskret aufgebaut mindestens 5...6 MSI- oder einen PLA-Baustein. Mit der DPLL-Schaltung ist Trennen der Daten vom Taktsignal bei selbsttaktender Codierung möglich
- Auto-Echo und lokale Schleife verbessern Möglichkeiten zur Diagnose durch einfache Überwachung der ausgesendeten Daten.

2 FIFO-Schaltungen


2.1 FIO-Baustein AmZ8038 ohne Interrupt

Der FIO-Baustein AmZ8038 läßt sich als Puffer zwischen zwei CPUs bei Multiprozessor-Anwendungen ein-

setzen, wobei sich die bidirektionale Transfer-Möglichkeit positiv bemerkbar macht. Im Beispiel nach *Bild 3* werden zwei FIO-Bausteine in einer Hochleistungsschaltung verwendet.

Die Datenbusse von 68000 und AmZ8038 sind direkt miteinander verbunden. Vom Adreßdecodierer Am29806 werden die 8-Bit-Adressen zur Verfügung gestellt. Außerdem erzeugt dieser Baustein das Signal ANYE, das als Eingangssignal für das Schieberegister 74LS164 dient. Da DTACK gesteuert wird, erzeugt dieses Register die gewünschte Anzahl von Wartezyklen. WR und RD haben damit die erforderliche Dauer von 400 ns. A₁ erzeugt das C/D-Eingangssignal für den AmZ8038, während die übrigen Adreßleitungen mit dem Adreßkomparator Am29809 verbunden sind. Die RD- und WR-Eingänge der beiden Bausteine AmZ8038 sind miteinander verbunden, wodurch effiziente Programmierung erreicht wird.

Mit Hilfe der ODER-Gatter 74LS32 werden die Signale DS, LDS sowie R/D in die AmZ8038-Signale RD und WR umgesetzt. Mit Hilfe des Flipflops 74LS74 wird die fallende Flanke von RD verzögert, um das zeitliche






Bild 3. Als Daten-Puffer zwischen zwei oder mehreren CPUs in einem Multiprozessor-System verwendet man FIFO-Bausteine. In diesem Beispiel sind zwei FIO-ICs vom Typ AmZ8038 parallel geschaltet, um die Datenwortbreite zu erreichen

Bild 2. Serieller Kommunikations-Controller mit Interrupt-Mechanismus. Eine ähnliche Schaltungskonfiguration kann auch für die Interrupt-Steuerung der anderen Peripheriebausteine Verwendung finden

Verhältnis zwischen CS und RD entsprechend der Spezifikation des AmZ8038 einzuhalten.

Um die Interruptfunktion dieses Bausteins auszunutzen, kann eine ähnliche Schaltung, wie sie bereits für den AmZ8530 vorgestellt wurde, konfiguriert werden.

2.2 AmZ8038 im Vergleich mit anderen Bausteinen

Beim AmZ8038 handelt es sich um einen 128-Byte-FIO-Baustein, der über mehrere zusätzliche Merkmale verfügt, die hohe Flexibilität beim Schaltungsentwurf ermöglichen (*Tabelle 2*). Wichtige Merkmale des FIO-Bausteins AmZ8038 sind:

- bidirektionaler Datentransfer ist bei Multiprozessoranwendungen, bei denen zwei oder mehrere CPUs miteinander kommunizieren, besonders nützlich (derzeit einziger bidirektionaler FIFO-Baustein)
- das programmierbare Interface ermöglicht einfachen Anschluß an CPUs mit völlig verschiedenen Busstrukturen, ohne daß eine externe Logik erforderlich ist
- unbegrenzte Erweiterungsfähigkeit ermöglicht einfachen Ausbau existierender Systeme
- weitere wichtige Eigenschaften sind sieben Interruptquellen und ein 3-Draht-Handshake-Betrieb (IEE-488kompatibel).

3 Intervall-Zeitgeber

3.1 Programmierbarer Intervall-Zeitgeber Am9513

Beim programmierbaren Intervall-Zeitgeber Am9513 (PIT) handelt es sich um einen Hochleistungs-Intervall-Timer, der sich leicht an die CPU 68000 anschließen läßt (Bild 4). Die Datenbusse der CPU 68000 und des PIT Am9513 sind direkt miteinander verbunden. Mit Hilfe des Adreßdecodierers Am29806 werden die 8-Bit-Adressen und das CS-Signal gewonnen. A₁ findet als C/D-Eingangssignal für den Am9513 Verwendung, während die restlichen Adressen mit dem Adreßkomparator 29809 verbunden sind.

Mit Hilfe der ODER-Gatter werden die Signale LDS und R/W in die Am9513-Eingangssignale RD und WR umgewandelt. Das Flipflop 74LS74 verzögert die fallende Flanke von RD, um den Zeitbezug zwischen CS und RD, der für den Baustein Am9513 spezifiziert ist, einzuhalten.

3.2 Am9513 im Vergleich mit anderen Bausteinen

Der programmierbare Intervall-Zeitgeber Am9513 ist ein Controller der dritten Generation für Hochleistungssysteme. Ein Anschluß an die CPU 68000 erfordert nur wenig externe Logik. Von Motorola ist der Baustein

Tabelle 2. Vergleich der FIFO-Bausteine

Merkmal	AmZ8038	AmZ8060	Am2812	Am2813
Betriebsspannung	+5 V	+5 V	+5 V, -12 V	+5 V. –12 V
Gehäuse	40pol. DIP	28pol. DIP	28pol. DIP	28pol. DIP
Technologie	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS
Kapazität	128 x 8	128 x 8	32 x 8	32 x 9
Datenübertragungsrate	1 MHz	1 MHz	1 MHz	1 MHz
Durchtaktungszeit	250 ns	250 ns	10 us	10 μs
Seriell/Parallel-			seriell/	seriell/
Betrieb	parallel	parallel	parallel	parallel
Bidirektional	ja	ja	nein	nein
Mustererkennung	ja	ja	nein	nein
Interrupt-	Vektor-/vektor-			
Struktur	freie Interrupts	nein	nein	nein
Handshake-Signale	interlocked	interlocked	nein	nein
Interface-	programmierbar			
Einrichtungen	für Z-Bus- und			
	andere CPUs	nur Z-Bus	nein	nein
Merkmal	Am2841	Fairchild 9043	Fairchild 9423	Western Digital 1502
Betriebsspannung	+5 V, -12 V	+5 V	+5 V	+5 V, -12 V
Gehäuse	16pol. DIP	24pol. DIP	24pol. DIP	28pol. DIP
Technologie	N-Kanal-MOS	bipolar	bipolar	N-Kanal-MOS
Kapazität	64 x 4	16 x 4	*64 x 4	40 x 9
Datenübertragungsrate	12 MHz	10 MHz	10 MHz	0,5 MHz
Durchtaktungszeit	10 μs	450 ns	2,5 µs	?
Seriell/Parallel-		seriell/	seriell/	
Betrieb	parallel	parallel	parallel	parallel
Bidirektional	nein	nein	nein	nein
Mustererkennung	nein	nein	nein	nein
Interrupt-Struktur	nein	nein	nein	nein
Handshake-Signal	nein	nein	nein	nein
Interface-				
Einrichtungen	nein	nein	nein	nein

MC68230 verfügbar, der einen Zähler, parallele E/A-Anschlüsse und einen Interrupt-Controller auf einem Chip vereinigt. Im Gegensatz dazu bietet der PIT Am9513 folgende Vorteile:

- verfügt in einem 40poligen Gehäuse über fünf Zeitgeber (68230: ein Timer/48 Anschlüsse)
- bietet fünfmal soviel verschiedene Betriebsarten wie der 68230 und kann daher an unterschiedlichste Erfordernisse des Systems angepaßt werden
- Auf- und Abwärts-Zählbetrieb mit Zählerstandspeicherung sowie Möglichkeiten zur Frequenzteilung bietet der MC68230 nicht
- der Zähler des Am9513 ermöglicht auch den Betrieb als Uhr, wodurch bei Echtzeit-Anwendungen mehrere MSI-Schaltungen überflüssig werden.

Wenn es der Entwurf erforderlich macht, daß die drei Funktionen in einem Gehäuse zusammengefaßt sind, ist der CIO-Baustein AmZ8536 ein besserer Ersatz für den MC68230, wie das aus der vergleichenden Darstellung in Tabelle 3 hervorgeht. Ein Interface, das dem des AmZ8530 (Bild 1 und 2) ähnlich ist, kann für diesen Baustein Verwendung finden.

4 DMA-Steuerung

4.1 Universeller DMA-Controller Am9516

Der universelle DMA-Controller Am9516 (UDC) ist der derzeit einzige erhältliche Hochleistungs-DMA-Baustein für Systeme, die auf der CPU 68000 basieren. Motorola hat noch keinen DMA-Chip auf den Markt




Bild 4. Der programmierbare Intervall-Zeitgeber Am9513 umfaßt fünf Zählerstufen in einem Gehäuse mit nur 40 Anschlüssen. Ein Zähler kann z. B. für die Angabe der Uhrzeit benutzt werden

gebracht, und alle verfügbaren DMA-Bausteine der ersten und zweiten Generation passen nicht zum CPU-Interface. Datentransfers werden vom Am9516 ausgeführt, indem dieser in Master-Betriebsart die Steuerung des System-Busses übernimmt. Wenn der Bus unter CPU-Steuerung läuft, ist der UDC Am9516 in Slave-Betriebsart.

Tabelle 3. Vergleich der Parallel-E/A-Bausteine

Merkmal	Z8536 CIO	MC68230 PIT	8255 PPI	8253 PIT
Betriebsspannung	+5 V	+5 V	+5 V	+5 V
Gehäuse	40pol. DIP	40pol. DIP	40pol. DIP	24pol. DIP
Technologie	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS
Taktsignale	ein	ein	kein	drei Zähler
Anzahl der Ports	2 x 8 Bit 1 x 4 Bit	3 x 8 Bit	3 x 8 Bit	_
Anzahl der Zähler	3 x 16 Bit	1 x 24 Bit	_	3 x 16 Bit
Anzahl interner	Kommando, Status	Datenrichtung,	kein	Steuerwort
Register	Daten	Status, Daten		
Ausgangs-Tast-	Impuls, Einzel-	Rechteck	_	Einzelimpuls
verhältnisse	impuls, Rechteck			Rechteck
Programmierbare	nicht	vier	. —	sechs
Zähler/Zeitgeber	retriggerbar	Betriebsarten	_	Betriebsarten
Interrupt-	8-Bit-Vector-	8-Bit-Vector-	programmier-	programmier-
Einrichtungen	Interrupt	Interrupt	bar	bar
Handshake-	interlocked,			
Operationen	Strobe, 3-Draht	interlocked,		
	und gepulst	gepulst	Strobe	nein
Request/Wait-	separate Signale			
Signale	für jedes Hand-			
	shake-Signal	nein	nein	nein
Zähler-Betriebsarten	nur abwärts	nur abwärts		binär/BCD
DMA-Interface	ja	ja	nein	nein
Doppelter Puffer	ja	ja	nein	nein
Musterüberprüfung	ja	nein	nein	nein

In der DMA-Steuerschaltung (Bild 5) fächert der 8fach-Latch-Baustein 25LS373 den Adressen-Daten-Bus auf und speichert die Adressen. Als Zwischenspeicher für die Daten dient der Transceiver 2947. In ähnlicher Weise wird der Adreßbus A₁...A₂₃ vom Latch 25LS373 zwischengespeichert, obwohl lediglich ein Puffer 25LS244 erforderlich ist. Die Signale T (Transmit) und R (Receive) für den 2947 werden mit Hilfe einer PALSchaltung erzeugt und von den Treibern 74LS07 gepuffert.

Mit Hilfe eines Decoders 25LS138 erhält der Am9516 das CS-Signal. Ein Systemtakt synchronisiert den Betrieb der CPU, der Peripherie und des PAL-Bausteins.

Mit Hilfe des PAL-Bausteins PAL16L8 werden die Signale UDS sowie LDS aus der CPU in die DS- und B/W-Signale für den Am9516 umgesetzt, wenn die CPU 68000 sich in der Master-Betriebsart befindet. Wenn der DMA-Controller Master ist, setzt der PAL-Baustein DS, A_0 sowie B/W in die Signale UDW und LDS um. Zusätzlich wird das Ausgangssignal ALE des Am9516 in AS umbesetzt, das zum Systembus geht.

INTA wird lediglich dann erzeugt, wenn FC₀, FC₁ sowie FC₂ auf High-Potential liegen. Ein NAND-Gatter prüft diesen Zustand. Zwei D-Flipflops setzen die Signale BREQ in BR und BGACK für die CPU 68000 um. BG wird zum BACK-Signal des UDC Am9516. Den zeitlichen Verlauf der Signale zeigt Bild 6.

4.2 Am9516 im Vergleich mit anderen Bausteinen

Wenn DMA-Transfergeschwindigkeit und Programmierung für die speziellen Anwendungen erforderlich sind, bietet der UDC Am9516 gegenüber anderen Bausteinen, z. B. dem Typ MC6844, gewisse Vorteile:


- im Normalbetrieb bietet der Controller eine Durchsatzrate von 2,7 MByte/s (MC6844: 2,0 MByte/s). In der in "Fly-By"-Betriebsart lassen sich mit dem UDC sogar Datenraten von bis zu 4 MByte/s erreichen
- er verfügt über einen großen Umfang flexibler Betriebsarten, z. B. automatisches Aufketten, Einfügung von Wartezuständen, Software-DMA-Anforderungen, Bit-Maskierung usw.
- mit Hilfe serieller Prioritäts-Arbitrierung kann man Konzepte mit dem Am9516 auch erweitern.

DMA-Bausteine der dritten Generation werden derzeit gerade erst eingeführt (*Tabelle 4*). Der Typ MC68450 läßt einige wichtige Merkmale, die programmierbar sind, vermissen, z. B. Einfügung von Wartezuständen, Lade/Entlade-Vorgänge sowie EOP-Signale.

5 Interrupt-Controller

5.1 PIC-Baustein Am9519A

Der programmierbare Interrupt-Controller Am9519A (PIC) ist in Hochleistungssystemen anwendbar und ver-



fügt über eine große Zahl programmierbarer Merkmale. Mit Hilfe dieses Bausteins können mehrere Interrupts priorisiert werden, wenn verschiedene Peripherieeinheiten an die CPU angeschlossen sind.

 $Bild\ 7$ zeigt eine Konfiguration mit dem PIC-Baustein. Im 25LS2548 werden die Adressen decodiert und das CS-Signal für den Am9519A erzeugt. Die Datenbusleitungen $D_0...D_7$ sind direkt mit der Peripherieeinheit verbunden. Diese dient als Kommunikationspfad für die CPU, um den PIC zu programmieren sowie während der Interrupts den Vektor zurückzugeben.

Mit Hilfe des 74LS138 werden die Statussignale FC_0 , FC_1 sowie FC_2 und die Interrupt-Ebenen A_1 , A_2 sowie A_3 decodiert, um IACK zu generieren. Die Gatterschaltung 74LS32 arbeitet als NAND mit negativer Logik und setzt R/W sowie LDS zu den entsprechenden RD- und WR-Signalen für den Am9519A um. In ähnlicher Weise werden PAUSE und REP mit einem NAND-Gatter verknüpft, um DTACK zu erhalten. PAUSE verursacht eine bestimmte Zahl von Wartezuständen.

Das Signal GINT kann direkt angeschlossen sein, um die entsprechende Interrupt-Ebene für die CPU 68000 zu erzeugen. In das Maskenregister des Am9519A sollte nicht geschrieben werden, nachdem der Baustein freigegeben ist. Wenn der Benutzer Interrupts dynamisch freigeben oder sperren möchte, muß CS über eine UND-Funktion mit GINT verknüpft werden. Dadurch verhindert man einen irregulären Zustand, der sich ergibt, wenn ein Interrupt während des Schreibvorgangs für das Maskenregister auftritt.

Nur wenn Peripherie neben den am 9519 angeschlossenen Einheiten Verwendung findet, die ihre eigenen Vektoren liefern können, sind der Decodierer 74LS138 sowie der Codierer 74LS148 notwendig. Bei alleiniger Verwendung des Am9519 sind diese Bausteine nicht notwendig.

5.2 Am9519 im Vergleich mit anderen Bausteinen

Für CPU-Systeme am oberen Ende der Leistungsskala stellt der universelle Interrupt-Controller Am9519A eine leistungsfähige Struktur zur Verfügung. Dieser Baustein kann mit sehr wenig zusätzlicher Hardware an die CPU 68000 angepaßt werden. Als Interrupt-Controller für 68000-Systeme wird üblicherweise der programmierbare Intervall-Timer (PIT) MC68230 herangezogen. Dieser Baustein faßt drei Funktionen auf einem Chip zusammen: Interrupt-Controller, Intervall-Zeitgeber sowie E/A-Port. Im Gegensatz dazu ist der Typ Am9519A ein speziell für die Interrupt-Behandlung zugeschnittener Controller und bietet daher gegenüber dem MC68230 verschiedene Vorteile:

- Bausteine vom Typ Am9519A können ohne zusätzliche Hardwareunterstützung kaskadiert werden
- Vergabe der Priorität im Rotationsverfahren verhindert, daß eine Funktionseinheit die CPU blockiert
- programmierbare Vektorlänge von 1...4 Byte sorgt für jede beliebige Vektor-Adresse.

Weitere Merkmale des UIC-Bausteins sind Rücksetzmöglichkeiten während des Interrupts, unterschiedliche Bit-Maskierungs-Alternativen, zwei zusätzliche lesbare Register, die dafür sorgen, daß dieser Baustein sich an die unterschiedlichsten Systemumgebungen anpassen läßt. Falls drei Funktionen auf einem Chip zusammenzufassen sind, ist der Typ AmZ8586 ein besserer Ersatztyp für den Baustein MC68230. Dazu ist ein Interface wie beim AmZ8530 (Bild 1 und 2) erforderlich.




Bild 6. Zeitlicher Ablauf der Buszuteilung für den Master-Slave-Betrieb des DMA-Controllers




Bild 7. Interrupt-Controller Am9519A in Verbindung mit der CPU 68000. Dieser Baustein läßt sich ohne zusätzliche Hardware zu erweiterten Systemen kaskadieren

Tabelle 4. Übersicht der DMA-Controller


Merkmal	AMD9517A-5	Am9516	AMD8016	Intel 8089	MC68450
Betriebsspannung	+5 V	+5 V	+5 V	+5 V	+5 V
Gehäuse	40pol. DIP	48pol. DIP	48pol. DIP	40pol. DIP	64pol. DIP
Technologie Technologie	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS	N-Kanal-MOS
Γaktsignale	ein	ein	ein	ein	ein
Anzahl der Kanäle	vier	' zwei	zwei	zwei	vier
Adreßbereich	physikalisch	physikalisch	8 M logisch,	physikalisch	physikalisch
	64 K	16 M	16 M physikal.	1 M	16 M
Blockgröße	64 K	16 M	8 M16 M	1 M	?
Minimale					·
	200	167	250 pg	200 70	2
Faktzykluszeit	200 ns	167 ns	250 ns	200 ns	
naximale	1,66 MByte/s	2,66 MByte/s	2,66 MByte/s	1,25 MByte/s	4 MByte/s
Transferrate	(9517-4: 2 M)				
Automatisches	separate Basis-	separate Basis-	separate Basis-	nein	separate
Lader der	register für	register für	register für		Basis-
Basisadresse	jeden Kanal	jeden Kanal	jeden Kanal		register für
este oder rotierende					jeden Kanal
Priorität	ia	nein	nein	ja	ja
	ja	116111	110111	ja	ja
Aaskierbare					
Anforderung	ja	ja	ja	ja	nein
lirekte Steuerung					
ndividueller Maskenbits	ja	ja	ja	nein	nein
Betriebsart-		8-Bit-Master-	8-Bit-Master-	20-Bit-Register	***/***
	separates 6-Bit-				
Register	Mode-Register	Mode-Register	Mode-Register	pro Kanal	separat
aparata DMAPEO	für jeden Kanal				
separate DMAREQ-	:	:	i.e.	u ala	ż.,
ı. DMAACK-Leitungen	ja	ja	ja	nein	ja
Software-DMA-					
Request	ja	ja	ja	ja	?
Status-Register	,	•	,	,	
ouf dem Chip	ia	ia	ia	ia	ia
	ja	ja	ja	ja	ja
Speicher-Speicher-					
Transfer	ja	ja	ja	ja	ja
ncrement/Decrement	•				
on Kanaladressen	ja	ia	ja	ja	ja
	Ja	ja	ja)c	Ja
Blockweises Setzen					
on Speicherbereichen					
uf Null oder Konstante	ja	ja	ja	ja	ja
Arbeitsweise der	,	,	,	,	, -
Acknowledge- und				6 .	2
lequest-Leitungen	programmierbar	programmierbar	programmierbar	fest	?
Transfer-	Einfach, Demand				Einfach,
Betriebsarten	Block	Einfach, Demand	Einfach, Demand	Block	kontinuierlich
erriensarren	DIOCK	Elliach, Delliallu	Limacii, Demailu	DIOCK	
1 4 6 1 1					kettenförmig
rweitertes Schreiben	ja		_	nein	nein
Inde-Signal zum Ab-					
ruch des Transfer	ja	ja	ja	ja	nein
OMA-Operationen	Read, Write,	Transfer, Suchen,	Transfer, Suchen.	Lesen, Schreiben	Lesen,
2444 1-Operationen					
	Verify	Transfer	Transfer	Suchen, Verglei-	Schreiben
		und Suche	und Suche	chen, Transfer	
crweiterung	Kaskadierung	serielle	serielle		
9	-0	Prioritäts-	Prioritäts-		
		Arbitration	Arbitration	noin	nein
	01			nein	
rioritäts-	übergibt Halt-	ja	ja	ja	nein
Arbitration	aufforderung				
wischen DMA-	nach jedem				
ontrollern	Transfer				
rogrammierbare		automatisches	automatisches		
Vartezustände	nein	Einfügen von	Einfügen von	ja	nein
		0, 1, 2 oder 4	0, 1, 2 oder 4		
		Wartezuständen	Wartezuständen		
nterrupt-		Vektor-	Vektor-	nein	programmierbar
	• .			116111	brogrammernar
linrichtungen	nein	Interrupts	Interrupts		
		bei bestimmten	bei bestimmten		
		Transfers	Transfers		
teuerparameter	CPU-	automatisches	automatisches	CPU-	erfordert
iden/neu laden					
mentran radan	Intervention	Verketten auf-	Verketten auf-	Intervention	externes RAM
iden/ned idden	C 1 1 1 1				
adentified idden	erforderlich	einanderfolgen- der Transfers	einanderfolgen-	erforderlich	

Dipl.-Ing. (FH) Werner Hilf

Gleitkomma-Arithmetik-Coprozessor

Ein schneller Rechenkompagnon für Mikroprozessoren

Die Aufgaben, die Mikroprozessoren zu erledigen haben, sind längst über "Ja/Nein-Entscheidungen" und einfache Ablaufsteuerungen hinausgewachsen. Sie müssen mittlerweile wahre "Rechengenies" sein. Bisher wurden diese Rechenaufgaben softwaremäßig gelöst, was jedoch zu längeren Rechenzeiten führte. Deshalb hat man die Rechenprogramme "in Silizium gegossen", d. h. spezielle Arithmetikprozessoren entwickelt. Diese Bausteine arbeiten, wenn sie einmal "gestartet" wurden, parallel zum Hauptprozessor und sind deren "Kompagnons" (sog. Coprozessoren).



Um alle Funktionen des Gleitkomma-Coprozessors auf einem Chip unterzubringen, mußte man sich einer neuen Technologie bedienen: Der HCMOS-Technologie, die bereits beim 32-Bit-Mikroprozessor erprobt wurde. Sie ermöglicht, daß der Baustein (zunächst) mit einer Taktfrequenz von 16,67 MHz betrieben werden kann; die Verlustleistung beträgt rund 1,5 W

Der Gleitkomma-Arithmetikprozessor MC 68881 von Motorola eignet sich zum Anschluß an die Mikroprozessoren der Familie 68000 [1]. Ab Mitte dieses Jahres wird er lieferbar sein. Daß man so lange auf die Gleitkomma-Prozessoren warten mußte, lag einerseits an der recht "zähen" Standardisierung der Datenformate durch IEEE (P754) und andererseits an den hohen Anforderungen an die Halbleiter-Technologie. Die Standardisierung


wurde bereits 1981 begonnen, machte aber, wie üblich, einige Revisionen durch und liegt nun "endgültig" vor (Revision 10.0). Der Coprozessor MC 68881 wurde nach diesem Standard entwickelt und enthält alle Funktionen.

Coprozessoren sollen die Zentraleinheit entlasten; sie können speziell für ihre Aufgaben "gezüchtet" werden und müssen deshalb keine Allround-Könner sein. Man unterscheidet dabei zwei Arten von Kompagnons: Erstens Coprozessoren, die für eine spezielle CPU geschaffen wurden (sie horchen sozusagen den Bus des Mikroprozessors ab und picken die für sie bestimmten Befehle heraus); zweitens Coprozessoren, die wie Peripheriebausteine angesprochen werden (sie sind über Adreß-, Daten- und Funktionsleitungen an die CPU

> angeschlossen). MC 68881 gehört zu der zweiten Kategorie und verfügt über einen eige-Chip-Select-Anschluß (Bild 1).

Bus-Das "Rechengenie" Erwei im System teruna


Der 32-Bit-Mikroprozessor MC 68020 besitzt ein integriertes Coprozessor-Interface, so daß




der Arithmetik-Baustein MC 68881 einfach an diese CPU angeschlossen werden kann. Aber auch die anderen Prozessoren der Familie 68000 können mit dem "Rechengenie" zusammenarbeiten. Ermöglicht wird dies durch die integrierte dynamische Busstruktur (Bild 2).

Der Anschluß des MC 68020, für den der Arithmetikprozessor entwickelt wurde, erfolgt ohne Software- und größeren Hardwareaufwand. Bei den anderen Familienmitgliedern muß die Coprozessor-Kommunikation per Software nachgebildet werden. Glücklicherweise haben die Entwickler der Mikroprozessoren einen Freiraum für zukünftige Befehle gelassen. Dieser ist bekannt als sog. Line-F-Emulator [2]. Alle Befehle, die hexadezimal mit FXXX beginnen (der Opcode umfaßt 16 Bit), sind nicht implementiert und führen zu "Exceptions". Der Mikroprozessor MC 68020 versteht die Coprozessor-Befehle, die alle mit FXXX beginnen (Bild 3). Die Bits 9 bis 11 enthalten die Coprozessor-Nummer; denn in einem 68000-System können bis zu acht Coprozessoren vorhanden sein. Die Bits 6 bis 8 unterscheiden die Coprozessor-Befehlstypen ("Primitives"):

- O allgemein (alle mathematischen Funktionen)
- O bedingte Sprünge (branch on condition)
- O bedingter "Fang" (trap on condition)
- O bedingtes Setzen (set on condition)





Befehlen des MC 68020 werden zusätzlich, wie bereits in [1] beschrieben, die Funktionscode-Leitungen FC0 bis FC2 auf "1" gesetzt. Damit liegen die Adressen der Coprozessor-Register in einem eigenen Adreßbereich ("CPU-Space").

Bild 4a zeigt die Coprozessor-Schnittstellen-Register. Im Response-(Antwort-)Register werden die nächsten Aktionen definiert, die der Coprozessor erwartet, bzw. die der Hauptprozessor ausführen soll. Es ist eines der wichtigsten Bindeglieder in der Kommunikationskette zwischen Haupt- und Coprozessor. Letzterer kann u. a. folgende Zustände annehmen:

- O beschäftigt
- O weiter mit dem nächsten Befehl
- O lese oder schreibe Daten von bzw. zur effektiven Adresse
- O transferiere Programmzähler (PC) der CPU zum Coprozessor
- O transferiere Statusregister (SR) der CPU zum Coprozessor
- O transferiere Befehlswort
- O errechne effektive Adresse und transferiere sie
- O transferiere weitere Operanden
- O bedingtes Setzen/bedingter Sprung erfüllt/nicht erfüllt
- O nochmals abfragen (CA = "Come Again")

Die Coprozessorbefehle (im Mikrocode integriert) des MC 68020 arbeiten automatisch mit diesen Registern zusammen. Die anderen Mikroprozessoren der Familie 68000 müssen die Antwort des Arithmetik-Prozessors abfragen bzw. die Coprozessorbefehle, die der Assembler generiert hat, im Line-F-Exception-Programm decodieren. Die genaue Funktion der einzelnen Bits der verschiedenen Register kann in [4] nachgelesen werden.

Die Kommunikation zwischen Haupt- und Coprozessor endet, wenn letzterer alle zur Ausführung eines Befehls nötigen Informationen (z. B. Kommandos, Operanden) erhalten hat. Daraufhin arbeitet der Coprozessor selbständig, und der Hauptprozessor kann ungestört andere Aufgaben erledigen.

Die Anschlüsse des Gleitkomma-Prozessors haben eine gewisse Ähnlichkeit mit denen des MC 68020; es gibt jedoch nur fünf Adreßleitungen, die zur Auswahl der Coprozessor-Schnittstellen-Register dienen (Tabelle 1). Die Adreßleitung A0 dient zusammen mit der SIZE-Leitung zur Bestimmung der Datenbusbreite (Tabelle 2). Diese wird, je nach verwendetem Hauptprozessor, fest eingestellt.


Da es sich um ein asynchrones System handelt, kann die Taktfrequenz (CLK) von der des Hauptprozessors verschieden sein – sie muß es aber nicht sein. Das Chip-Select-Signal ($\overline{\text{CS}}$) deutet an, daß der Baustein wie ein peripheres Bauelement zu behandeln ist (Bild 5).

Tabelle 1. Coprozessor-Interface-Registerauswahl

Adreß- leitung A4A0	Offset Hex	Länge Bits	Zugriff	Coprozessor Interface-Register
0000x	00	16	Read	Response
0001x	02	16	Write	Control
0010x	04	16	Read	Save
0011x	06	16	R/W	Restore
0100x	80	16	_	(Reserved)
0101x	0A	16	Write	Command Word
0110x	0C	16	_	(Reserved)
0111x	0E	16	Write	Condition Word
100xx	10	32	R/W	Operand
1010x	14	16	Read	Register Selector
1011x	16	16		(Reserved)
110xx	18	32	R/W	Instruction Address
111xx	1C	32	_	(Reserved)

Tabelle 2. Festlegen der Datenbusbreite

Size	A0	Konfiguration
1	1	32 Bit
1	0	16 Bit
0	_	8 Bit



Befehlssatz des "Rechengenies"

Der Gleitkomma-Arithmetikprozessor versteht nicht nur mathematische Befehle, sondern kann auch bedingte Sprünge durchführen sowie Werte in Abhängigkeit von Bedingungen setzen.

Ein Beispiel:

68000-Befehl (ganzzahlig) 68881-Befehl (Gleitkomma)
CMP D0,D1 FCMP FP0, FP1
BEQ LOOP FBEQ LOOP

Reichen die acht 80-Bit-"Arbeitsregister" FP0 bis FP7 des Coprozessors (*Bild 4b*) nicht aus, so können diese

abgespeichert und zurückgeholt werden (FMOVEM). Bei einer Taskumschaltung (timeslice) muß man z. B. den Zustand des MC 68881 ähnlich wie beim BERR des Mikroprozessors retten bzw. zurückholen. Hierzu werden die Befehle SAVE oder RESTORE benutzt. Oft benötigt man bei Berechnungen Konstanten (π , e usw.), die mit Hilfe des Befehles FMOVECR aus einem internen ROM geholt werden.

Im Statusregister stehen die Flags, die bei Gleitkomma-Operationen manipuliert werden, und auf die bei den Gleitkommaabfragen Bezug genommen wird (z. B. FB_{CC}). Im Controlregister sind die genormten Rundungsarten (IEEE P754) festgelegt.

Tabelle 3. Zusammenfassung der Befehle

Befehl	Bedeutung
1) MOVE-Befeh	la
I) MOVE-Dejen	16
FMOVE	MOVE von und zum FP-Datenregister (FPn), Control-Register (CR), Status-Register (SR) un
FMOVECR	MOVE von Konstanten ROM (z. B. Zahl π)
FMOVEM	MOVEM von und zu FPn, SR, CR und IADDI
2) bedingte Bef	ehle
FBcc	bedingter Sprung
FDBcc	bedingter Sprung mit Dekrement
FScc	bedingtes Setzen
FTcc	bedingter TRAP
FTPcc	bedingter TRAP mit Parameter
3) ein Argumen	ıt
(monadic)	
FABS	absoluter Wert
FGETEXP	Exponent holen
FGETMAN	Mantisse holen
FINT	Ganzzahligen Teil holen
FNEG	Negation
FSCALE	Skalierung 2 ⁿ
FSQRT	Wurzel
FTEST	Test
4) zwei Argume	ente
(dyadic)	
FADD	Addition
FCMP	Vergleich
FDIV	Division
FMOD	Modulo-Rest
FMUL	Multiplikation
FREM FSUB	IEEE-Rest Subtraktion
5) transzendent	e Befehle
Befehle	
FACOS	arccos
FASIN	arcsin
FATAN	arctan
FATANH	arctanh
FCOS	cos
FCOSH	cosh
FETOX	e ^x
FETOXM1	e ^x -1
FLOG10	\log_{10}
FLOG2	\log_2
FLOGN	logn
FLOGNP1	$\log_n(x+1)$
FSIN	sin
FSINCOS	sin und cos gleichzeitig berechnen
FSINH	sinh
FTAN	tan
FTANH	tanh
FTENTOX	10 ^x
FTWOTOX	2 ^x
6) Verschiedene	28
	Ci I D I i (no Div) i la la la la
FSGLMUL	Single Precision (32 Bit) Multiplikation
FSGLMUL FSGLDIV	Single Precision (32 Bit) Multiplikation Single Precision (32 Bit) Division

Tabelle 4. Ausführungszeiten der wichtigsten Befehle

	Regist	er/Reg	ister Single)	Speich Doub		ster Exter	nded
Befehl	Takt- zyklei		Takt- zyklei		Takt- zykle	Zeit n [µs]		Zeit en [µs]
FMOVE In	26	1.5	51	3.0	57	3.4	55	3.3
FADD/FSU	B 46	2.8	71	4.3	77	4.6	75	4.5
FSGLMUL	52	3.1	77	4.6	_		_	
FSGLDIV	64	3.8	89	5.3	_		_	
FMUL	66	4.0	91	5.5	97	5.8	95	5.7
FDIV	98	5.9	123	7.4	129	7.7	127	7.6
FSIN	384	23.0	409	24.5	415	24.9	413	24.8
FCOS	384	23.0	409	24.5	415	24.9	413	24.8
FSINCOS	426	25.5	451	27.0	457	27.4	455	27.3
FTAN	454	27.2	479	28.7	485	29.1	483	29.0
FASIN	564	33.8	589	35.3	595	35.7	593	35.6
FACOS	598	35.9	623	37.4	629	37.7	627	37.6
FATAN	378	22.7	403	24.2	409	25.5	407	24.4

Der komplette Befehlssatz ist in *Tabelle 3* zusammengefaßt. Bei allen Befehlen, außer MOVE, SAVE und RESTORE, muß das "Ziel" grundsätzlich eines der acht Gleitkomma-Register sein. Die "Quelle" kann eine effektive Adresse oder ein Gleitkomma-Register sein.

Geschwindigkeit ist keine Hexerei

Eines der wichtigsten Kriterien für den Einsatz eines Gleitkomma-Prozessors ist die Rechengeschwindigkeit. In *Tabelle 4* stehen die einzelnen Ausführungszeiten, sie enthalten auch alle mit dem Coprozessor zusammenhängenden Overhead-Zeiten. Umwandlungsroutinen sind nicht erforderlich.

Mit der Kombination aus Mikroprozessor MC 68020 und Arithmetik-Coprozessor MC 68881 können folgende Datentypen verarbeitet werden (*Bild* 6):

- O Byte (8 Bit) Integer (B)
- O Wort (16 Bit) Integer (W)
- O Langwort (32 Bit) Integer (L)
- Single Precision Binär (32 Bit) Real (S)
- O Double Precision Binär (64 Bit) Real (D)
- O Extended Precision Binär (80 Bit) Real (X)
- O Packed Dezimal (96 Bit) Real (P).

Diese Datentypen sind in allen Befehlen anwendbar.

Beispiele sind:	
FINT.S ARG1,FP3	Ganzzahligen Teil von
	ARG1 bilden
FABS.X FP2,FP2	Absoluten Betrag des Inhal-
	tes des Gleitkomma-Regi-
	sters FP2 bilden (80 Bit
	Real)
SIN.D 3(A0), FP2	Sinus bilden von effektiver
	Adresse 3(A0), Ergebnis
	nach FP2
FATAN.B #5, FP6	Arctan von 5 bilden, Ergeb-
	nis steht in FP6
FADD.P #4.012E+15,FP3	Addition einer Real-Dezi-
	malzahl zu FP3

+ YPS(I) + 7FT Variable vom Typ: FMOVE.S (A7), FP0 Hole IX aus Stack FADD.D ([10, A7], D0.W+8), FP0 Addiere IX+YPS(I) D3, FP0 FADD.L Addiere ZET #5. FP0 Multipliziere mit5 FMIII B FMOVE.P FP0,-(A7) Lege das Ergebais auf den Stack ab (und wandle um)

Bild 7. Umsetzung eines Befehls in MC 68020/68881-Mnemonik

Alle Operanden werden in 80-Bit-Werte umgewandelt. Um die automatischen Umwandlungen zu erklären, sei folgendes Beispiel gegeben: Drei Variable (IX, YPS, ZET) unterscchiedlicher Datentypen sollen addiert und anschließend mit der Konstanten "5" multipliziert werden. Das Ergebnis (Y) soll vom Typ "Packed Decimal Real" sein. Die Variable IX liegt im Stack und die Variable YPS in einer Tabelle, die indirekt über einen Zeiger (Pointer), der ebenfalls im Stack abgespeichert ist, angesprochen wird. Die Variable ZET befindet sich im Datenregister D3 des 32-Bit-Prozessors, und das Ergebnis soll wiederum im Stack abgelegt werden (Bild 7). Die

> Umwandlung der Variable IX erfolgt bereits während des Holens aus dem Stack bzw. während der Ablage des Ergebnisses in den Stack.

Hier ist es also gelungen, den in Wahrheit getrennten Coprozessor als Teil des Hauptprozessors erschienen zu (Transparenz). Die Anwenderregister des Coprozessors stellen so eine logische Erweiterung des Registermodells im Hauptprozessor dar.

Literatur

- [1] Hilf, W.: MC 68020 32-Bit-Prozessor für zukunftssichere Systeme. ELEKTRONIK 1984, H. 14, S.
- [2] Hilf, W.; Nausch, A.: M68000, Teil 1 (Grundlagen und Architektur). tewi-Verlag, München.
- [3] Hilf, W.; Nausch, A.: M68000, Teil 2 (Anwendung und 68000-Bausteine). tewi-Verlag, München.
- [4] Motorola, Inc.: MC68020 32-Bit Virtual Memory Microprocessor -Users Manual, 1, Ausgabe, Mai 1984. Prentice-Hall. ISBN 0-13-541467-9.
- [5] Huntsman, C.: Cawthron, D.: The MC 68881 Floating Point Coprocessor. IEEE MICRO, Dez. 1983.

Werner Hilf ist in Schopfheim/Krs. Lörrach geboren. Er hat die Elektronik "von der Pike auf" gelernt. 1967 Lehre in einem Entwicklungs- und Forschungslabor. Studium der Nachrichtentechnik 1970 an der Fachhochschule Karlsruhe. Zunächst Analog-Elektronik, insbesondere Prozeßund Regeltechnik. Mit dem Siegeszug des Mikroprozessors und fasziniert von der Digitaltechnik begann er mit vielfältigsten Aufgaben aus dem Bereich der Hard- und Software mit diversen Mikroprozessoren Seit 1979 ist er Leiter der Mikroprozessorschulung bei Motorola in München. Zahlreiche Vorträge im Inland, europäi-schen Ausland und Afrika. Sein Wissen vermittelt er seit 1980 auch als Lehrbeauftragter an der Fachhochschule München und der Technischen Akademie in Ess-

IN-CIRCUIT-EMULATOREN

Neu für 8051, 80286 und 68020




Der neue Maßstab für Preis und Leistung ...

Vorteile der **MICE II-Familie**

- Für fast alle gängigen Mikro-Prozessoren verfügbar 8048/49/50, 8085, 8086/88, 80186/88, Z 80 A/B NSC 800, 6809/E, 68000, 68008, 68010 und 6502
- Standalone-Operation, Anschluß über V24-Schnittstelle an jedes Terminal und jeden Rechner möglich
- Register-/Speicher- und Ein/Ausgabemanipulation
- Single Step und Single Cycle Modus
 Residenter Assembler und Disassembler
- Software-Treiber f
 ür CP/M, MDS 85, MDS 86, VAX, APPLE, ALTOS, IBM-PC/XT/AT, DEC-RAINBOW

Fraunhoferstraße 11 A · 8033 Martinsried Tel. 089/8572086-89 · Telex 5215111 alec d

Vertragshändler HK-sys · Mikrosysteme Besigheimer Weg 117 7123 Sachsenheim 2 Tel.: 07147/3085



Data-Breakpoint moglich

Emulationsspeicher mit 32/64 KByte statischem RAM
 Emulationsspeicher-Erweiterung in 64 KByte-Blöcken,

durch zusätzliche Speicherkarten bis 256 KByte

Disassemblierung für Single-Step und Trace-Listing

Opt. 4 weitere Breakpoints

Triggerung ext. Devices möglich



Prof. Dipl.-Ing. Günter Schmitt


68000-Computer zum Kennenlernen

Der Einstieg in die Mikrocomputertechnik geschieht in der Regel mit Hilfe eines Übungscomputers, der neben dem Prozessor einen Festwertspeicher mit dem Monitorprogramm, einen kleinen Arbeitsspeicher und eine Schnittstelle für die Ein-/Ausgabe enthält. Der Monitor ist ein Programm, das die Ein-/Ausgabe-Operationen ermöglicht und Hilfen für den Test der Benutzerprogramme bereitstellt. Diese Art der Einführung in die Mikrocomputertechnik ist für den Anfänger leicht verständlich und zeigt die Verbindung zur Hard-

ware; sie hat sich im Unterricht und im Selbststudium bewährt. Die vorliegende Arbeit beschreibt einen einfachen Mikrocomputer mit dem 16-Bit-Prozessor 68000, der sich auf einer Europakarte einfach aufbauen läßt. Er kann in Fädeltechnik mit Kupferlackdraht verdrahtet werden. Um dem Leser den Einstieg in die Programmierung des Prozessors zu erleichtern, folgen einige weitere Beiträge mit Monitorprogrammen für Terminal- und Tastaturbetrieb sowie Befehlslisten und Programmbeispiele.

1 Aufgabenstellung

Es sollte ein Mikrocomputer mit dem 16-Bit-Mikroprozessor 68000 entwickelt werden, der sich auf einer Europakarte aufbauen läßt und der aus preiswerten und handelsüblichen Bausteinen besteht. *Bild* 1 zeigt die Übersichtsschaltung.



Ein Taktgenerator versorgt den Prozessor mit einem Takt von 4 MHz für die langsamste Ausführung des Prozessors. Mit Reset wird der Monitor gestartet; die Abort-Taste löst einen Interrupt aus und bricht damit ein Benutzerprogramm ab.

Zwei EPROM-Bausteine vom Typ 2716 bilden einen 4-KByte-Programmspeicher für ein kleines Monitorprogramm. Wegen des 16 Bit breiten Datenbusses müssen zwei Bausteine parallel betrieben werden. Vier RAM-Bausteine vom Typ 2114 bilden einen 2-KByte-Arbeitsspeicher, von dem der Monitor etwa 128 Bytes belegt; der Rest steht dem Benutzer zur Verfügung.

Für den Betrieb mit dem Tastenmonitor stellt eine Parallelschnittstelle 6821 die Verbindung zur Hexadezimaltastatur und der Siebensegment-Anzeige her. Der Betrieb mit dem Terminalmonitor erfolgt über eine Serien-Schnittstelle 6850 mit einem Taktgenerator und V.24-Treibern.

2 Der Prozessor

Dieser Abschnitt beschreibt im wesentlichen nur die wichtigsten Eigenschaften des Prozessors, die in der ausgeführten Schaltung verwendet wurden. Das Benützer-Handbuch [1] und die Datenblätter [2] des Herstellers enthalten die vollständige Beschreibung. Eine weitere Einführung ist in [4]...[6] enthalten. Bild 2 zeigt den Registersatz und die Anschlüsse nach Funktionen geordnet.

2.1 Der Registersatz

Der Prozessor arbeitet intern mit 32 Bit breiten Registern; fast alle Befehle lassen sich auf Operanden von 32 Bit anwenden. Die acht Datenregister D0...D7 dienen als Akkumulatoren; die sieben Adreßregister A0...A6 werden für die Behandlung von Adressen als Indexregister und Stapelzeiger verwendet. Das Adreßregister A7 ist doppelt vorhanden und dient als Systemstapelzeiger für die Ausnahmeverarbeitung (z. B. Interrupt). Das 16 Bit breite Statusregister besteht aus einem Systembyte mit Statusbits und einer Interruptmaske sowie dem Anwenderbyte mit den Bedingungsbits für Verzweigungen. Vom Befehlszählregister werden nur die Bits A1...A23 herausgeführt. Damit läßt sich ein Speicherbereich von 16 MByte direkt adressieren.

2.2 Anschlußbelegung

Der Baustein hat 64 Anschlüsse. Adreß- und Datenbus werden getrennt herausgeführt und nicht wie beim 8086 und Z8000 im Multiplexverfahren betrieben. Die Versorgungsspannung beträgt +5 V; die Stromaufnahme max. 1 A.

Der Prozessortakt wird von einem äußeren Taktgeber erzeugt und liegt je nach Prozessorausführung zwischen 4 und 16 MHz. Anders als bei den 8-Bit-Prozessoren der 6800-Serie werden für einen Lesezyklus mindestens vier und für einen Schreibzyklus mindestens fünf Taktzyklen benötigt, so daß die langsamste Ausführung (4 MHz) etwa der 1-MHz-Ausführung des 6800 entspricht.

Die Halt- und Reset-Leitungen müssen beim Einschalten der Versorgungsspannung mindestens 100 ms lang gemeinsam auf Low gehalten werden. Der Halt-Eingang dient wie beim 6800 zum Anhalten des Prozessors. Die

Reset-Leitung kann von außen zum Starten des Prozessors verwendet werden; anders als beim 6800 liegen die Reset-Vektoren im unteren Adreßbereich von 000000 aufwärts. Die Reset-Leitung ist gleichzeitig auch ein Ausgang zum Rücksetzen der Peripherie mit einem entsprechenden Befehl.


FC0, FC1 und FC2 zeigen die Art des gerade ausgeführten Zyklus an. IPL0, IPL1 und IPL2 sind Interrupteingänge, mit denen sieben verschiedene Unterbrechungen codiert werden. Auch die Interruptvektoren liegen im unteren Adreßbereich von der Adresse 000000 an aufwärts. BG, BGACK, BR dienen zur Busvergabe bei der Parallelarbeit mit anderen Systemen; der Eingang BERR meldet Busfehler.

Die acht Datenleitungen D0...D7 bilden den unteren Datenweg, D8...D15 den oberen. Sie liegen an getrennten Speicher- und Peripheriebausteinen, da diese byteweise organisiert sind.

Der Ausgang R/W unterscheidet zwischen einem Leseund einem Schreibzyklus. AS meldet, daß eine gültige Adresse anliegt. Der Ausgang LDS steuert die Datenübertragung auf dem unteren Datenweg (D0...D7), der Ausgang UDS die Übertragung auf dem oberen Datenweg (D8...D15).

Das Adreßbit A0 wird nicht herausgeführt, sondern steuert zusammen mit einem Längencode (Byte, Wort, Doppelwort) in den Befehlen die Datenübertragung auf dem unteren bzw. oberen Datenweg. Die unteren Adreßleitungen liegen an den Adreßeingängen der Speicherund Peripheriebausteine; aus den oberen Adreßleitungen werden mit einem äußeren Adreßdecoder die Signale zur Bausteinauswahl gebildet.

Man beachte, daß durch das fehlende Adreßbit A0 die Adreßleitung A1 des Prozessors an die Adreßeingänge A0 der Speicher- und Peripheriebausteine angeschlos-



sen wird. Diese Verschiebung um ein Bit gilt für alle Adreßleitungen.


2.3 Adressierung der Speicherbausteine

Der 68000 kennt den Speicherzugriff auf Bytes (8 Bit), Wörter (16 Bit) und Doppelwörter (32 Bit). Seine Operandenlänge ist im Funktionscode der Befehle enthalten. Bild 3 zeigt als Modell den Prozessor mit je einem Speicherbaustein am oberen und am unteren Datenweg. Ein Bit unterscheidet zwischen Byte- und Wortzugriff. Die Steuersignale UDS und LDS sind ebenso wie die Auswahleingänge der beiden Speicherbausteine "aktiv Low". UDS = Low adressiert ein Byte aus dem linken Baustein über den oberen Datenweg, LDS = Low adressiert ein Byte aus dem rechten Baustein über den unteren Datenweg.

Bei einem Bytezugriff werden die Bytes von 0, 1, 2, 3, ... an in Einerschritten durchnumeriert. Bytes mit geraden Adressen (0, 2, ...) werden über den oberen Datenweg mit Hilfe des Steuersignals UDS transportiert; Bytes mit ungeraden Adressen (1, 3, ...) über den unteren Datenweg mit dem Steuersignal LDS.


Bei einem Wortzugriff werden die Wörter von 0, 2, 4, ... an in Zweierschritten durchnumeriert. Ungerade Wortadressen sind unzulässig und führen in einen Fehlerstatus. UDS und LDS sind bei einem Wortzugriff gleichzeitig aktiv und transportieren das Wort (= Doppelbyte) gleichzeitig über beide Datenwege.


Doppelwortzugriffe werden in zwei aufeinanderfolgenden Wortzugriffen durchgeführt. Das Doppelwort auf der Adresse 0 besteht aus den beiden Wörtern mit den Adressen 0 und 2 bzw. aus den vier Bytes mit den Adressen 0, 1, 2 und 3.



Beim Programmieren der EPROMs z.B. mit dem Monitorprogramm ist darauf zu achten, daß die Befehlswörter und Wortkonstanten getrennt werden. Da alle bekannten EPROM-Bausteine byteweise organisiert sind, sind immer mindestens zwei Bausteine erforderlich. Einer enthält alle Bytes mit gerader Adresse, der andere alle Bytes mit ungerader Adresse.

Der Prozessor 68000 arbeitet bei einem Speicherzugriff asynchron, entsprechend den vereinfachten Zeitdiagrammen Bild 4 und Bild 5. In den beiden ersten Takten eines Lese- bzw. Schreibzyklus macht der Prozessor die Adressen und die Steuersignale R/W, AS, UDS und LDS stabil und prüft anschließend die Eingänge DTACK und VPA. Es werden nun gegebenenfalls so lange Wartetakte eingeschoben, bis die Speicher mit






DTACK = Low gemeldet haben, daß sie bereit sind; dann erst setzt der Prozessor den Zyklus mit der Datenübertragung fort. Damit ist es möglich, den Prozessor mit Speichern unterschiedlicher Zugriffszeit zu betreiben. Bild 6 zeigt eine vom Hersteller vorgeschlagene Schaltung, mit der sich verschiedene Antwortzeiten einstellen lassen. Sie wurde der Systembeschreibung [3] entnommen. In den Zeitdiagrammen Bild 4 und Bild 5 fehlen diese Wartetakte; der Prozessor arbeitet mit größtmöglicher Geschwindigkeit.

2.4 Adressierung der Peripherie

Legt man die byteorganisierten Peripheriebausteine wie z. B. die Parallel-Schnittstelle 6821 oder die Serien-Schnittstelle 6850 entsprechend *Bild* 7 an den unteren Datenweg, so liegen ihre Register auf ungeraden Adressen. Besondere Peripheriebefehle des Prozessors berücksichtigen die Schrittweite zwei, wenn hintereinanderliegende Register mit Wort- oder Doppelwortbefehlen angesprochen werden sollen.



Wird nach den beiden ersten Takten eines Lese-bzw. Schreibzyklus der VPA-Eingang des Prozessors von einer äußeren Schaltung auf Low gelegt, so beginnt der Prozessor einen Peripheriezugriff entsprechend Bild 8 und Bild 9. Der E-Ausgang des Prozessors liefert eine Taktfrequenz von einem Zehntel des Prozessortaktes, der mit den E-Eingängen der Peripheriebausteine verbunden wird. Bei einem Peripheriezugriff wird der Prozessor gegebenenfalls unter Einfügung von Wartetakten auf das E-Signal synchronisiert, das dem Takt $\Phi 2$ des Prozessors 6800 entspricht. Gültige Peripherieadressen werden durch VMA = Low gekennzeichnet; das entsprechende Signal des Prozessors 6800 ist jedoch bei gültigen Adressen High.

2.5 Ausnahmeverarbeitung

Als Ausnahme bezeichnet man das Auftreten von

- Reset- und Halt-Signalen,
- Hardwarefehlern wie z. B. Busfehler.
- Softwarefehlern wie z. B. Division durch Null,
- Interruptsignalen an den Eingängen IPL0...IPL2,
- TRAP-Befehlen entsprechend dem SWI-Befehl des 6800 und
- Einzelschrittanforderungen durch das T-Bit des Statusregisters.

Alle Ausnahmen bewirken einen Abbruch des laufenden Programms und den Start eines entsprechenden Ausnahmeprogramms, dessen Startadresse als Vektor im Bereich von \$0000...\$03FF abzulegen ist.

Beim Auftreten eines Interrupts wird das auslösende Interruptmuster wieder auf den Adreßleitungen A1...A3 ausgegeben; die restlichen Adreßleitungen werden auf High gelegt. Es gibt nun zwei verschiedene Möglichkeiten, die Startadresse des Interruptprogramms zu bestimmen:


Meldet sich aufgrund der ausgesendeten Adresse ein Speicher mit VPA = High und DTACK = Low, so wird die am Datenbus anliegende Vektornummer in die Startadresse eines Interruptprogramms umgesetzt. Die Vektortabelle liegt im Bereich von \$0000...\$03FF.

Wird bei einem Interrupt-Zyklus dagegen VPA = Low erkannt, so führt der Prozessor einen Peripherie-Lesezyklus durch und entnimmt die Startadresse des Interruptprogramms einer Tabelle, die im Bereich von \$0064...\$007F angeordnet ist. Wegen des gleichzeitig durchgeführten Peripherie-Lesezyklus, in dem auch das VMA-Signal aktiv ist, muß dafür gesorgt werden, daß die Peripherie bei einem derartigen Interrupt gesperrt wird. Sonst könnten Interrupt-Anzeigen versehentlich zurückgesetzt werden.

Der Anwender kann also durch entsprechende Adreßdecodierung für den Fall einer Interruptanforderung zwischen den beiden Interruptmöglichkeiten wählen.

3 Schaltungsdetails

Da es sich lediglich um ein einfaches Übungsgerät handelt, wurde die langsamste Prozessorausführung von 4 MHz gewählt. Das DTACK-Signal, mit dem die Speicher ihre Bereitschaft zur Datenübertragung melden, wird vom Prozessorausgang AS abgeleitet, so daß Wartetakte entfallen.



Adreßdecodierung des 68000-Systems

Baustein-Adr.				ei		od.							teine					
			A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	
68000-Adress	e		A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	Аз	A2	A1	L/U
2716	0FFF : 0000	YO	0 : 0	0 : 0	0 : 0	0 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0
2114	27FF : 2000	Y2	0 : 0	0 : 0	1 : 1	0 : 0	x : x	1 : 0	1 : 0	1 ; 0	1 ; 0	1 ; 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0	1 : 0
6850	3403 3401	LY3	0	0	1	1	0	1 1	x x	x x	x x	x x	x x	x x	x x	x x	1 0	1 1
6821	3807 3805 3803 3801	LY3	0 0 0	0 0 0 0	1 1 1 1	1 1 1 1	1 1 1 1	0 0 0	x x x	x x x x	x x x x	x x x x	x x x x	x x x x	x x x	1 1 0 0	1 0 1 0	1 1 1
Int.	VPA= Low	LY3	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Die Tabelle zeigt den Adreßplan; Bild 10 den Schaltplan. Zur Bausteinauswahl dient ein 74LS155, der zwei 1-aus-4-Decodierer mit gemeinsamen Adreßeingängen A12 und A13 enthält. Einer der beiden Decodierer steuert zusammen mit dem Signal UDS die am oberen Datenweg liegenden Speicherbausteine, der andere mit dem Signal LDS die am unteren Datenweg liegenden Speicher- und Peripheriebausteine. Die freien Adreßleitungen des Systems wurden bei der Ermittlung der hexadezimalen Adressen auf Null gesetzt.

Die beiden EPROMs 2716 bilden einen 4 KByte großen Festwertspeicher für ein Monitorprogramm auf den Byteadressen \$0000....\$0FFF. Dieser Bereich enthält die Vektortabellen für Reset und die Ausnahmeverarbeitung. Beide Bausteine liegen an den Ausgängen Y0 des Decodierers. Ihre OE-Eingänge wurden auf Low gelegt.

Die vier RAM-Bausteine 2114 bilden einen 2 KByte großen Arbeitsspeicher auf den Byteadressen \$2000...\$27FF. Davon belegt der Monitor etwa 128 Bytes, der Rest steht dem Benutzer zur Verfügung. Die Bausteine liegen an den Decodiererausgängen Y2.

Der Ausgang Y3 des mit LDS freigegebenen Decodierers steuert die Peripherie und bildet gleichzeitig das VPA-Signal, mit dem ein Peripherie-Zyklus eingeleitet wird. Da bei einer Interruptanforderung A12 und A13



Prof. Dipl.-Ing. Günter Schmitt ist gebürtiger Berliner. Er studierte an der dortigen TU und arbeitete von 1963 bis 1969 als Entwicklungsingenieur bei Siemens in Berlin. Seit 1969 lehrt er an der Fachhochschule der Deutschen Bundespost Dieburg in den Fächern Mikrocomputertechnik, Datenverarbeitung und Meßtechnik. Im Wintersemester 1980/81 arbeitete er in einem Praxissemester bei der Dr. Weiß GmbH in Schriesheim. Hobby: Reiten auf Fjordpferden

ebenfalls beide High werden, wird in diesem Fall VPA-= Low und leitet einen Peripherie-Lesezyklus ein. Dabei wird ein Interruptprogramm gestartet, dessen Startadresse auf einer der sieben Adressen zwischen \$0064 und \$007C liegt. Innerhalb des Peripheriebereiches dienen die Adreßleitungen A11 und A12 zur linearen Auswahl der beiden Peripheriebausteine, die beide nur für VMA = Low freigegeben werden.

Die vier Register der Parallel-Schnittstelle 6821 liegen auf den Adressen \$3801, \$3803, \$3805 und \$3807. Durch die Auswahlbedingung A10 = Low wird die Schnittstelle bei einem Interrupt gesperrt.

Die beiden Register der Serien-Schnittstelle 6850 liegen auf den Adressen \$3401 und \$3403. Durch die Auswahlbedingung A11 = Low wird der Baustein bei einem Interrupt gesperrt.

Der Decodiererausgang Y3, der von UDS gesteuert wird, und die beiden Decodiererausgänge Y1 sind für Speichererweiterungen frei.

Das RC-Glied am Ausgang des Entprell-Flipflops der Reset-Taste soll beim Einschalten der Versorgungsspannung die Reset- und Halt-Eingänge für etwa 100 ms auf Low halten, um einen sicheren Anlauf des Prozessors zu ermöglichen.

Die Abort-Taste wird entprellt auf den IPL2-Eingang geführt und dient zum Abbruch von Benutzerprogrammen. Über die beiden restlichen Interrupteingänge kann der Benutzer frei verfügen, sie werden vom Monitor nicht benutzt.

Die Bus-Steuereingänge BGACK und BR sowie BERR werden konstant auf High gelegt und nicht verwendet. Die Ausgänge BG sowie FC0...FC2 bleiben offen und unbenutzt.

Ein 4-MHz-Quarz steuert einen einfachen Taktgeber für den CLK-Eingang des Prozessors. Der Peripherietakt E wird vom Prozessor erzeugt und den beiden Schnittstellen zugeführt.

4 Mechanischer Aufbau

Die Schaltung wurde auf einer Europakarte in Fädeltechnik aufgebaut. Für den Prozessor wurden anstelle eines 64poligen Sockels acht 16polige Sockel aneinandergereiht. Auf der mit Lötaugen und einem Anschluß für einen 64poligen Stecker versehenen Karte wurden zunächst die Sockel befestigt und die Stromversorgungsleitungen mit 0,8 mm starkem isoliertem Draht gezogen. Alle anderen Verbindungen bestehen aus 0,2 mm starkem Kupferlackdraht, der um die Stifte gewickelt und anschließend verlötet wurde. Die Leitungsführung erfolgte auf dem kürzesten Weg. Eine in ca. 5 mm Abstand befestigte kupferkaschierte zweite Karte schützt die Verdrahtungsseite.

Eine Stirnseite der Karte trägt eine 25polige Buchse für die Leitungen zwischen der Serien-Schnittstelle und dem Terminal sowie die beiden Taster für Reset und Abort. Die andere Seite der Karte enthält einen 64poligen Stecker mit den Stromversorgungsanschlüssen (+5 V, +12 V, -12 V und Masse), den Leitungen für die serielle Datenübertragung, den 20 Ein-/Ausgängen der


Parallel-Schnittstelle und den beiden Leitungen für Reset und Abort. Die Karte kann auf ein Grundgerät aufgesteckt werden, das die Stromversorgung, eine neunstellige Siebensegment-Anzeigeeinheit und ein Tastenfeld enthält. Dieses Grundgerät wird auch für ähnliche mit anderen Prozessoren arbeitende Karten verwendet.

Der Verfasser dankt Herrn Dr. Weiß von der Dr. Weiß GmbH Schriesheim für die freundliche Unterstützung im Praxissemester sowie den Herren Dipl.-Ing. G. Stumpf und Dipl.-Ing. G. Winter, die in ihrer Abschlußarbeit an der FH Dieburg ein eigenes 68000-System aufgebaut haben.

Bibliografische Notizen sind erschienen in der ELEKTRONIK 1978, H. 5.

Literatur

- 11 16-Bit Mikroprozessor Benützer-Handbuch. Firmenschrift MC68000UM(AD), Motorola.
- [2] 16-Bit Microprocessing Unit. Datenblatt, Motorola.
- [3] Design Module User's Guide. Firmenschrift MEX68KDM(D2), Motorola.
- [4] Daniels, G., Lösel, M.: Ein 16-Bit-Mikroprozessor in HMOS-Technik. ELEK-TRONIK 1979, H. 10, S. 47...53.
- [5] Gößler, R.: 16-Bit-Mikroprozessoren der dritten Generation. ELEKTRONIK 1980, H. 22, S. 61...73.
- Männer, R., Deluigi, B.: 16-Bit-Prozessoren im Vergleich. 1. Teil: ELEKTRO-NIK 1981, H. 5, S. 77...83, 2. Teil: ELEKTRONIK 1981, H. 6, S. 119...124.
 Teil: ELEKTRONIK 1981, H. 7, S. 101...107.



Prof. Dipl.-Ing. Günter Schmitt

Einfaches Monitorprogramm bedient Ein-/Ausgabe-Terminal


Der ab Seite 65 vorgestellte Mikrocomputer enthält eine Serien-Schnittstelle mit V.24-Treibern zum Anschluß eines Ein-/Ausgabe-Terminals. Mit dem vor-

gestellten Monitorprogramm kann der Benutzer über das Terminal Speicherstellen anzeigen und ändern sowie Programme starten und testen.

1 Die Hardware

Bild 1 zeigt einen Überblick über die vom Monitor benutzte Hardware. Zwei EPROM-Bausteine 2716 auf den Byteadressen \$0000...\$0FFF bilden einen 4-KByte-Festwertspeicher mit den Ausnahmevektoren, dem Monitorprogramm und den Tabellen.

Vier RAM-Bausteine 2114 auf den Byteadressen \$2000...\$27FF bilden den Arbeitsspeicher für den Benutzer und für den Monitor. Eine Serien-Schnittstelle 6850 mit der Adresse \$3401 für das Steuerregister und \$3403 für das Datenregister dient zur seriellen Datenübertragung. Die Übertragungsgeschwindigkeit (Baudrate) kann an einem Frequenzteiler zwischen 9600 und 75 Bd eingestellt werden. Als Terminal wurde ein Alphatronic-Tischrechner verwendet, der eine Serien-Schnittstelle mit dem Baustein 8251A enthält.



Die Reset-Taste dient zum Starten des Monitorprogramms; mit der Abort-Taste kann der Benutzer sein Programm abbrechen. Für die Einzelschrittsteuerung wird keine Hardware, sondern das T-Bit des Statusregisters verwendet.

2 Monitorfunktionen

Tabelle 1 faßt die Kommandos und Funktionen des Monitors zusammen: Nach einem Reset meldet sich der Monitor mit dem Zeichen "" am linken Rand und erwartet die Eingabe des Benutzers.

Alle einzugebenden Werte (Adressen und Inhalte) sind Hexadezimalzahlen ohne das in der Assemblerschreibweise übliche \$-Zeichen. Die Eingabe wurde auf vier Stellen beschränkt. Dies entspricht zwei Bytes oder einem Wort.

Kommandos bestehen aus einer Adresse und einem Kommandozeichen oder einem Kommandozeichen allein. Kommandozeichen können alle Zeichen außer den Ziffern 0...9 und den Buchstaben A...Z sein.

Funktionsnamen bestehen aus vier Buchstaben oder Ziffern. Um sie von einer hexadezimalen Adresse unterscheiden zu können, muß mindestens ein Zeichen von den hexadezimalen Ziffern 0...9 und A...F verschieden sein. Die Eingabe eines Funktionsnamens wird durch ein Leerzeichen abgeschlossen. Funktionen fordern meist den Benutzer auf, Steuergrößen wie z. B. Adressen einzugeben.

Da bei der Eingabe von Adressen und Funktionsnamen häufig Fehler auftreten können, die der Benutzer sofort bemerkt, wertet der Monitor immer nur die letzten vier Zeichen vor dem abschließenden Kommandozeichen aus; der Benutzer kann also seinen Fehler sofort berichtigen. Das Abbruchzeichen Control-X mit dem ASCII-Code \$18 bricht jede Eingabe ab und führt in die Grundstellung des Monitors zurück.

```
> Fill ANF>2000 END>2100 WRT>0000 ©
> 2000 0000-7000
* 2002 0000-5280
* 2004 0000-4EF8
* 2006 0000-2002 ©
> 2000 000-2002 ©

* ABRT PC= 00002002 SR= 2000 SP= 00002780

D0= 00180F87 D1= 00000000 D2= 00000000 D3= 00000000

D4= 00000000 D5= 00000000 D6= 00000000 D7= 00000000

A0= 00000000 A1= 00000000 A2= 00000000 A3= 00000000

A4= 00000000 A5= 00000000 A6= 00000000 A7= 00002780
```

Bild 2. Eingabe, Start und Abbruch eines Testprogramms. CR bedeutet, daß an dieser Stelle die Carriage-Return-Taste betätigt wird

Bild 2 zeigt als Beispiel die Eingabe, den Start und den Abbruch eines Testprogramms, das zunächst das Register D0 löscht und dann in einer unendlichen Schleife laufend um 1 erhöht.

2.1 Ausgeben von Speicherinhalten

Hinter dem Eingabezeichen "," gibt der Benutzer die vierstellige hexadezimale Adresse des auszugebenden Wortes ein und schließt sie mit dem Kommandozeichen, "Leerzeichen" ab. Der Monitor gibt den Inhalt des gewünschten Wortes gefolgt von einem Bindestrich aus und erwartet nun eine Eingabe des Benutzers:

- Ein Zeilenvorschub oder Leerzeichen bewirkt, daß der Monitor die Adresse um zwei erhöht und damit den Inhalt des folgenden Wortes auf der nächsten Zeile anzeigt.
- Ein Minuszeichen bewirkt, daß die Adresse um zwei vermindert und damit der Inhalt des vorhergehenden Wortes auf der nächsten Zeile angezeigt wird.
- Ein Wagenrücklauf bricht das Kommando ab; der Monitor kehrt in die Grundstellung zurück.

Für die Ausgabe eines größeren Speicherbereiches steht die Dump-Funktion zur Verfügung. Sie fordert den Benutzer auf, Anfangs- und Endadresse des gewünschten Bereiches einzugeben. Die Adressen werden so verändert, daß immer acht Wörter auf einer Ausgabezeile stehen. Am linken Rand erscheint die achtstellige Adresse des ersten Wortes einer Zeile.

2.2 Eingeben von Speicherinhalten

Der Benutzer gibt zunächst wie bei der Anzeige die Adresse des gewünschten Wortes ein, und der Monitor zeigt den alten Inhalt an.

Der neue Wert wird hinter dem Bindestrich eingegeben und durch eins der folgenden Kommandozeichen abgeschlossen:

- Ein Zeilenvorschub oder Leerzeichen setzt das Kommando mit dem folgenden Wort fort.
- Ein Minuszeichen setzt das Kommando mit dem vorhergehenden Wort fort.

- Ein Wagenrücklauf beendet das Kommando.

Die FILL-Funktion speichert ein konstantes Wort in einen größeren Speicherbereich. Die Funktion fordert den Benutzer auf, die Anfangsadresse, die Endadresse und die Wortkonstante einzugeben.

2.3 Starten eines Programms

Der Benutzer gibt die Startadresse des Programms gefolgt von den Kommandozeichen ";G" ein, und der Monitor gibt die Steuerung an das Benutzerprogramm ab

Der Benutzer kann ein Programm auch beim augenblicklichen Stand des Befehlszählers allein mit dem Kommandozeichen ";" starten. Diese Möglichkeit wird besonders dann verwendet, wenn das Programm angehalten wurde und nun fortgesetzt werden soll.

Neben dem reinen Start des Programms führt der Monitor eine Reihe von Operationen durch, die erst im Abschnitt 2.5 über die Testhilfen erklärt werden. Dazu gehören:

- Laden der Benutzerregister,
- Setzen des Haltepunktes,
- Freigabe des Interrupts für die Abort-Taste und
- Setzen des T-Bits für die Programmverfolgung.

2.4 Anhalten eines Programms

Der Benutzer kann mit einem Sprungbefehl von seinem Programm aus in den Monitor zurückspringen. Der beste Einsprungpunkt ist die Adresse \$02DC, die in die Grundstellung des Monitors zurückführt. Auf der Ausgabe erscheint das Eingabezeichen "" als Meldung des Monitors in der Grundstellung.

Tabelle 1. Kommandos und Funktionen des Monitors

Eingabe	Bedeutung
adresse BL	Wort anzeigen und neu eingeben
zeile BL	adresse + 2
zeile LF	adresse + 2
zeile –	adresse – 2
zeile CR	Ende des Kommandos
adresse;G	Programm starten ab Adresse
;	Programm starten ab Befehlszähler
adresse;V	Haltepunkt setzen bei Adresse
:	Haltepunkt löschen
adresse;T	Einzelschritt ab Adresse
/	Einzelschritt ab Befehlszähler
	Ausgeben aller Register
DUMP BL	Speicherbereich ausgeben
FILL BL	Speicherbereich mit Wort füllen

Tabelle 2. Registeradressen im RAM-Bereich

Register	Adı	resse	Bedeutung
	1. Wort	2. Wort	
D0	\$27AA	\$27AC	Datenregister
D1	\$27AE	\$27B0	Datenregister
D2	\$27B2	\$27B4	Datenregister
D3	\$27B6	\$27B8	Datenregister
D4	\$27BA	\$27BC	Datenregister
D5	\$27BE	\$27C0	Datenregister
D6	\$27C2	\$27C4	Datenregister
D7	\$27C6	\$27C8	Datenregister
A0	\$27CA	\$27CC	Adreßregister
A1	\$27CE	\$27D0	Adreßregister
A2	\$27D2	\$27D4	Adreßregister
A3	\$27D6	\$27D8	Adreßregister
A4	\$27DA	\$27DC	Adreßregister
A5	\$27DE	\$27E0	Adreßregister
A6	\$27E2	\$27E4	Adreßregister
A7	\$27E6	\$27E8	User-Stapelzeiger
SP	\$27A6	\$27A8	System-Stapelzeiger
SR	\$27A4	_	Statusregister

Ein Benutzerprogramm kann durch die Abort-Taste mit einem Interrupt abgebrochen werden. Auf der Ausgabe erscheint die Meldung ABRT zusammen mit dem Inhalt des Befehlszählregisters, des Statusregisters und des System-Stapelzeigers.

Bricht der Benutzer sein Programm mit der Reset-Taste ab, so wird der Monitor neu gestartet. Dabei werden Befehlszähler, Statusregister und beide Stapelzeiger des Benutzers auf konstante Anfangswerte gesetzt; alle anderen Register werden gelöscht.

Für Testzwecke kann ein Programm auch an einem Haltepunkt angehalten oder im Einzelschritt verfolgt werden.

2.5 Testen eines Benutzerprogramms

Die Programmierung dieser Testhilfen ist sehr aufwendig. Es können daher an dieser Stelle nur einfache Beispiele gezeigt werden:

Haltepunkte sind ein bevorzugtes Mittel, um die Wirkung von Programmverzweigungen zu überprüfen, da das Benutzerprogramm an dieser Stelle angehalten wird.

Der Benutzer kann einen Befehl seines Programms mit einem Haltepunkt markieren. Dazu gibt er die Adresse gefolgt von den Kommandozeichen ";V" für Verfolgungspunkt ein. Der Monitor trägt diese Adresse zunächst in eine Tabelle ein. Der Benutzer kann durch Eingabe des Kommandozeichens ":" den Haltepunkt wieder löschen. Beim Start des Programms wird der auf dieser Adresse liegende Funktionscode gegen den Code des Trap-Befehls ausgetauscht. Dieser entspricht dem Befehl SWI des Prozessors 6800 und bewirkt eine Ausnahmeverarbeitung, die in den Monitor zurückführt. Da der alte Code wieder zurückgeschrieben wird, merkt der

Benutzer unter normalen Umständen nichts davon. Bei dem Erreichen eines Haltepunktes gibt der Monitor die Meldung VSTP zusammen mit dem Inhalt des Befehlszählers, des Statusregisters und des System-Stapelzeigers aus.

Beim Setzen eines Haltepunktes sind folgende Besonderheiten zu beachten:

- Auf die Adresse \$0000 kann kein Haltepunkt gesetzt werden.
- Der Haltepunkt muß im RAM-Bereich liegen.
- Der Haltepunkt muß an einem Funktionscode liegen.
- Das Programm darf nicht mit Reset abgebrochen werden, da in diesem Fall der Monitor den alten Code nicht zurückschreiben kann und der TRAP-Befehl mit dem Code \$4E4F im Programm verbleibt.
- Beim Erreichen eines Haltepunktes wurde der Befehl, an dem der Haltepunkt gesetzt wurde und auf den der Befehlszähler zeigt, noch nicht ausgeführt.

Der vorliegende Monitor kennt nur einen Haltepunkt, der nur einen der 16 Trap-Befehle verwendet. Durch eine Erweiterung der Haltepunktliste und bei Verwendung weiterer Trap-Befehle können die Möglichkeiten des Monitors wesentlich erweitert werden.

Im Einzelschrittbetrieb will der Benutzer nur einen Befehl seines Programms ausführen und anschließend in den Monitor zurückkehren, um z. B. den Inhalt von Registern oder Speicherstellen zu überprüfen. Durch Eingabe einer Startadresse gefolgt von den Kommandozeichen ";T" führt der Monitor nur diesen einen Befehl aus und gibt dann die Meldung TRAC für TRACE und den Stand des Befehlszählregisters, des Statusregisters und des System-Stapelzeigers aus. Durch Eingabe des Kommandozeichens "/" allein kann ohne Eingabe einer Adresse der Befehl beim augenblicklichen Stand des Befehlszählers ausgeführt werden. Der Befehl, auf den der Befehlszähler nach einem Einzelschritt zeigt, wurde noch nicht ausgeführt.

Beim Prozessor 68000 ist bereits in der Ablaufsteuerung der Einzelschrittbetrieb vorgesehen. Vor dem Start setzt der Monitor das T-Bit des Benutzer-Statusregisters, so daß der Prozessor automatisch nur einen Befehl ausführt und dann eine Trace-Ausnahmeverarbeitung einleitet, die in den Monitor zurückführt. Von der zusätzlichen Möglichkeit, mit Hilfe der Halt-Leitung einen auszuführen, Hardware-Einzelschritt wurde Gebrauch gemacht. Bei Prozessoren, die keine eingebaute Einzelschrittsteuerung enthalten, startet man mit dem Benutzerprogramm zugleich einen äußeren Zähler oder Timer, der im ersten Zyklus des auszuführenden Befehls einen Interrupt auslöst und damit das Programm abbricht.

Während des Programmtests kann der Benutzer mit Hilfe des Monitors Speicherstellen prüfen und verändern. Die Register des Prozessors, mit denen der Benutzer arbeitet, werden vom Monitor in einem besonderen Speicherbereich verwaltet. Sie werden bei jedem Start eines Benutzerprogramms geladen und bei jedem Programmabbruch außer bei einem Reset gerettet. Ein Reset setzt Befehlszähler, Statusregister und die beiden Stapelzeiger auf einen Anfangswert und löscht alle anderen Register. Das Kommandozeichen "" bewirkt eine Ausgabe des gesamten Registersatzes.

Die Registerverwaltung wurde in dem vorliegenden Monitorprogramm auf die Ausgabe des gesamten Registersatzes beschränkt. Tabelle 2 zeigt die Adressen der Register im RAM-Bereich für den Fall, daß der Benutzer Registerinhalte mit Hilfe des Monitors verändern will. Man beachte, daß alle Register mit Ausnahme des Statusregisters 32 Bit breit und daher in einem Doppelwort abgespeichert sind. Da der Monitor nur den Zugriff auf Wörter zuläßt, muß der Benutzer Registerinhalte mit zwei aufeinanderfolgenden Kommandos verändern.

2.6 Fehlermeldungen

Der Monitor unterscheidet Fehler während der Eingabe des Benutzers und Fehler, die während der Ausführung eines Benutzerprogramms auftreten. Die Behandlung beider Fehlermöglichkeiten wurde auf ein Minimum beschränkt. Tabelle 3 faßt die Fehlermeldungen zusammen.

3 Programmstruktur

Das Struktogramm (Bild 3) zeigt eine Übersicht über den Aufbau des Monitorprogramms.

Nach dem Setzen von Anfangswerten geht der Monitor in die Grundstellung und erwartet hinter dem Zeichen "»" eine Eingabe des Benutzers. An dieser Stelle liegt das wichtigste Programmstück, das die Verteilung auf die einzelnen Kommandos und Funktionen vornimmt. Es arbeitet mit einem Eingabe-Unterprogramm zusammen, das so lange Zeichen aufnimmt, bis ein Kommandozeichen erscheint, also ein Zeichen außer einer Ziffer 0...9 oder einem Buchstaben A...Z. Es können drei Fälle auftreten:

 Wird als erstes Zeichen ein Kommandozeichen eingegeben, so handelt es sich um ein Kommando ohne Adresse.

Tabelle 3. Fehlermeldungen des Monitors

Meldung	Fehlerursache	
HEX?	Nicht-hexadezimaler Wert	
RAM?	Kein RAM-Bereich	
COM?	Kommando nicht vorhanden	
FUN?	Funktion nicht vorhanden	
* ERR:0	Busfehler	
* ERR:1	Adreßfehler	
* ERR:2	Operationsfehler	
* ERR:3	Division durch Null	
* ERR:4	CHK-Befehl	
* ERR-5	TRAP-V-Befehl	
* ERR:6	Statusverletzung	
* ERR:7	1010-Emulator	
* ERR:8	1111-Emulator	
* ERR:9	Interruptfehler	




Bild 3. Struktogramm des Monitors

- Wurden vorher andere Zeichen eingegeben, so untersucht ein anderes Unterprogramm, ob die vier letzten Zeichen aus den Hexadezimalziffern 0...9 oder A...F bestanden. Ist dies der Fall, so handelte es sich um eine Adresse gefolgt von einem Kommandozeichen.
- Waren die vier letzten Zeichen keine Adresse, so wurde eine Funktion aufgerufen.

Die Verzweigung innerhalb dieser drei Fälle wird mit Sprungtabellen vorgenommen. Im Falle eines Funktionsaufrufs ist die Verzweigung éinstufig; der Funktionsname steht zusammen mit der Sprungadresse in einer Tabelle. Bei Kommandos können mehrstufige Verzweigungen auftreten. Wird z. B. nach einer Adresse ein Semikolon eingegeben, so können in diesem Fall die drei Buchstaben G, V oder T folgen. Der Strichpunkt der ersten Stufe verzweigt in ein Programmstück, das ein weiteres Zeichen liest und damit in einer zweiten Stufe erneut verzweigt. In dieser Technik können beliebige Kombinationen von Kommandozeichen aufgebaut werden; lediglich das erste Kommandozeichen darf weder eine Ziffer noch ein Buchstabe sein. Gegenüber einer Verzweigungstechnik mit Vergleichsbefehlen sind Sprungtabellen wesentlich übersichtlicher und einfacher zu erweitern. Die Verzweigung der Ausnahmeverarbeitung übernimmt der Prozessor.

4 Programmdetails

Bild 4 zeigt das vollständige Programm als Übersetzungsliste eines Cross-Assemblers. Am linken Rand stehen Zeilennummern, auf die zur Erklärung der einzelnen Programmteile Bezug genommen wird.

Die Zeilen 40...420 enthalten die Ausnahmevektoren. Die Interruptvektoren 1...3 und 5...7 sowie die Befehle TRAP 0...TRAP E stehen dem Benutzer im RAM-Bereich zur Verfügung.

Die Zeilen 430...1160 bilden ein System von Unterprogrammen zur Ausgabe von Zeichen, Wörtern, Doppelwörtern und Registerinhalten.

10 20 00003401 30 00003403 40	* TERMINAL - MONITOR ELEKTRONIK 10.1.82 17:00 ACIAST EQU \$3401 ACIA STEUERREGISTER ACIADA EQU \$3403 ACIA DATENREGISTER * AUSNAHMEVEKTOREN DOOD CONTROL \$4000	1180 0001CB 10383401 EINE MOVE.B ACIAST, DO STATUS LESEN 1190 0001CC E218 ROR.B #1,00 ZEICHEN DA? 1200 0001CE 64FB BCC EINE NEIN 1210 0001D0 10383403 MOVE.B ACIADA, DO ZEICHEN ABHOLEN 1212 0001D4 #275 PT. ST.
50 000000 000027A0 70 000004 000002A0 80 000008 000004F8 90 000000 00000518 100 000010 00000520 110 000014 00000528 120 000018 00000530	BEGIN DC.L STACK MONITOR-STAPELZEIGER DC.L START MONITOR-STAPIADRESSE DC.L TER102 BUSFENLER CODE 0 DC.L TER104 OPERATIONSFENLER CODE 2 DC.L TER105 OPERATIONSFENLER CODE 3 DC.L TER106 CHR. BEFERH. CODE 4 DC.L TER106 CHR. BEFERH. CODE 4 DC.L D	1180 0001C6 10383401
140 000010 00000540 150 000024 00000408 160 000028 00000548	DC.L TERIOS STATUSVERLETZUNG CODE 6 DC.L TRAC MONITOR-ELNZELSCHRITT DC.L TERIO9 1010-EMULATOR CODE 7	1280 * EIN4 = EINGEBEN 4 ZEICHEN NACH DI 1290 * ABBRUCHZEICHEN IN DO ZAEHLER IN DO 1390 0001EE 223C30303030 EIN4 MOVEL # 70000, DI MIT NULLEN VORBESETZT
170 00002C 00000550 180 00000060 190 000060 00000558 200 000064 000027FA	DC.L TERIIO 1111-EMULATOR CODE 8 ORG \$0060 DC.L TERIII INTERRUPT-FEHLER CODE 9 DC.L UINT BERNITERRUPT I	1310 0001F4 4282 CLR.L 02 ZAEHLER LOSSCHEN 1320 0001F6 61DE EIN41 BSR EIN ZEICHEN LESEN 1330 0001F8 0C000030 CMPI.B # 0,00 ZEICHEN 0 7 1340 0001FC 65000022 BCS EIN43 ABRUCH BEI 0
210 000068 000027EA 220 00006C 000027EA 230 000070 0000048C 240 000074 000027EA	DC.L UINT BENUTZER-INTERRUPT 2 DC.L UINT BENUTZER-INTERRUPT 3 DC.L ABRT MONITOR-ABORT-TASTE DC.L UINT BENUTZER-INTERRUPT 5	1350 000200 0C00003A
250 000078 000027EA 260 00007C 000027EA 270 000080 000027EE 280 000084 000027EE	DC.L UINT BENUTZER-INTERRUPT 7 DC.L UTRA BENUTZER-TRAP 0 DC.L UTRA BENUTZER-TRAP 1	1400 000214 6400000A BCC EIN43 ABRUCH BEI > Z 1410 000218 E199 EIN42 ROL.L #8,D1 EINGABE NACH LINKS 1420 00021A 1200 MOVE.B 00,D1 NEUES ZEICHEN
290 000088 000027EE 300 00008C 000027EE 310 000090 000027EE 320 000094 000027EE	DC.L UTRA BENUTZER-TRAP 2 DC.L UTRA BENUTZER-TRAP 3 DC.L UTRA BENUTZER-TRAP 4 DC.L UTRA BENUTZER-TRAP 5	1430 00021C 5242 ADDQ #1,D2 ZEICHENZAEHLER 1440 00021E 60D6 EIN43 RA EIN41 NEUES ZEICHEN HOLEN 1450 000220 4E75 EIN43 RTS ABBRUCH DER EINGABE 1460 * DECO = UMWANDELN 4 ZEICHEN AUS DI NACH OZ bilnat
330 000098 000027EE 340 00009C 000027EE 350 0000AO 000027EE	DC.L UTRA BENUTZER-TRAP 6 DC.L UTRA BENUTZER-TRAP 7 DC.L UTRA BENUTZER-TRAP 8 DC.L UTRA BENUTZER-TRAP 8	1470
370 0000A8 000027EE 380 0000AC 000027EE 390 0000B0 000027EE	OC.L UTRA BENUTZER-TRAP A DC.L UTRA BENUTZER-TRAP B DC.L UTRA BENUTZER-TRAP C	1510 000228 504A LSL.W #4,D2 BINAERHERGT SCHIEBEN 1520 00022A 0004047 CMP1.8 #6 04 ZELLENGT T1530 000226 6400002C BCC BCC BCC FEHLER FE
410 0000B8 000027EE 420 0000BC 000004C2 430	DC.L UTRA BENUTZER-TRAP E DC.L UTRA BENUTZER-TRAP E DC.L VSTP MONITOR-HALTEPUNKT * SYSTEM-UNTERPROGRAMME	1550 000236 6500000E
440 00000100 450 460 000100 1E383401 470 000104 E41F	ORG \$0100 * AUS = AUSGEBEN 1 ZEICHEN AUS DO AUS MOVE.B #CLAST, D7 STATUS LESEN ROR.B #2.D7 SENDERFLAG NACH C	1580 000240 5343 SUBO #1,D3 ZEICHENZAEHLER 1590 000242 66E2 BNE DECOL MEITER 1600 000244 4E75 RTS RTS FERTIG 1610 000246 0C04003A DECO3 CMPI.B #2*,D4 > ZIFFER 9 ?
480 000106 64F8 490 000108 11C03403 500 00010C 4E75 510	BCC AUS SENDER VOLL MOVE.B DO, ACIADA ZEICHEN NACH SENDER RTS * AUSBE = AUSBEBEN BL UND 4 ZEICHEN AU', DO	1620 00024A 64000010 BCC DECD4 FEHLER 1630 00024E 0C044030 CMPIL8 #'0', 04 ZIFFER D ? 1640 000252 65000008 BCS DECD4 FEHLER 1650 000256 0404030 SUBIL8 #\$30,04 HEXAZIFFER D - 9
520 00010E 2F00 530 000110 103C0020 540 000114 61EA 550 000116 201F	AUSB4 MOVE.L DO, -(A7) DO HEITEN MOVE.B #520,DO BL LADEN BSR AUS MOVE.L (A7)+ DO DO ZURUECK	1660 00025A 6062 BRA DECO2 MEITER 1670 00025C 00360001 DECO4 ORI.B #1,CCR C = 1: FEHLER 1680 000260 4E75 RTS 1690 * EINAD = EINGEBEN ANFANGS- UND ENDADRESSE D5 UNI
560 570 000118 2F02 575 00011A 7404 580 00011C F198	* AUS4 = AUSGEBEN 4 ZEICHEN AUS DO AUS4 MOVE.L D2,-(A7) D2 RETTEN MOVEQ #4,D2 ZEICHENZAEHLER AUS5 ROU.L #8 DO ZEICHEN SCHULREN	1700 000262 203C414c463E EINAD MOVEL # 'ANF>', DO TEXT: ANF> 1710 000268 6100FEAA BSR AUSEB AUSGEBEN 1720 00026C 6100FEAD BSR EINA ADRESSE LESEN 1720 000270 610R BSR DECO UMADNETN
590 00011E 61E0 600 000120 5342 610 000122 66F8 615 000124 241F	BSR AUS ZEICHEN AUSGEBEN SUBQ #1,02 ZAEHLEN BNE AUSS WEITER MOVELL (A71+.02 DZ ZURUECKLADEN	1740 000272 64000010 BCC FINAD2 GUELTIG 1750 000276 2034845583F EINADI MOVEL # HEXT, DO TEXT: HEXT 1760 00027C 6100FE99 BSR AUSBA FEHLERMELDUNG 1770 000280 6000006F BRA TERZ ABRUCH GRUNDSTFILLING
620 000126 4E75 630 640 000128 48E76000	RTS * AUSWD = AUSGEBEN BL UND WORT AUS DO AUSWD MOVEML D1-D2 (AZ) RETTEN WOVED # AD D2 APPHIEP	1780 000284 2002 EINAUZ MOVELL DZ.05 ANFANGSADRESSE 1790 000286 201454E443E MOVELL # END>', DO TEXT. END> 1800 000286 6100FE80 BSPR AUSBA AUSGEBEN 1810 000290 6100FESC BSP FINA AUSGESC ISSEN
650 00012E 4840 660 000130 2200 670 000132 103C0020	SWAP DO WORT NACH VORN AUSWD1 MOVEL DO,D1 WORT RETTER NACH D1 MOVEL B #\$20,00 BL NACH D0	1820 000294 618C BSR DECO UMWANDELN 1830 000296 65EC BSS EINADZ UNGUELTIG 1840 000298 2CO2 MOVE.L D2,D6 ENDADRESSE
690 000138 E999 700 00013A 1001 710 00013C 0200000F	AUSWD2 ROL.L #4,D1 4 BIT SCHIEBEN MOVE.B D1,D0 4 BIT NACH D0 ANDI.B #\$0F,D0 MASKIEREN MOVE.B D1,D0 MASKIEREN	1860 00029C 65C4 BCS ETHAD FEHLER 1870 00029E 4E75 RTS ETHAD FEHLER 2000 **HAUPTPROGRAMM
730 000144 000003A 730 000144 000003A 740 000148 65000006 750 00014C 06000007	CMPI.8 #\$30,00 A - F? BCS AU\$\text{WD3} \text{NEIN: ZIFFER} ADDI.8 #\$07,00 JA: ADDIERE \$07	2020 0002A0 41F827A0 START LEA UPC, AO MONITOR-RAM-ANFANG 2030 0002A4 4298 TER1 CLR.L (AO)+ LOTSCHEN RAM- 2040 0002A6 B1FC00002B00 CMPA.L #REND, AO MONITOR-RAM-INDE
760 000150 61AE 770 000152 5342 780 000154 66E2 785 000156 4CDF0006	AUSWD3 BSR AUS ZEICHEN AUSGEBEN SUBQ #1,D2 ZAEHLEN BNE AUSWD2 NEUER DURCHLAUF MOVEM.L (A7)+,D1-D2 ZURUECKLADEN	2050 0002AC 21FC00002000 BNL FRI WEITER 2060 0002AC 21FC00002000 27A0
790 00015A 4E75 800 810 00015C 48E76000 815 000160 7408	* AUSDW = AUSGEBEN BL UND DOPPELWORT AUS UO AUSDW MOVEM. D1-D2, (A7) RETTEN MOVEQ #8,D2 ZAENLER	2080 00028C 21FC00002780 27A6 MOVE.L #USTACK,USSP BENUTZER-S-STAPELZEIGI 2090 0002C4 21FC00002780 27E6 MOVE.L #USTACK,UREG+60 BENUTZER-U-STAPEL.
820 000162 60CC 830 840 000164 41F827A0 850 000168 203C2050433D	BRA AUSWOI * AUSRE = AUSGABE ALLER BENUTZER-REGISTER AUSRE LEA UPC,AO ANFANGSADRESSE REGISTER MOVE.L #\$2050433D,00 TEXT: PC=	2100 0002CC 31FC4EF827EA MOVE.N #\$4EF8,UTNT JMP-BEFEHL 2120 0002D2 31FC048C27EC MOVE.N #\$4BRT,UTNT+2 BENUTZER-INTERRUPT VOI 2130 0002DE 31FC048C27EC MOVE.N #\$3BRT,UTNT+2 BENUTZER-INTERRUPT VORBESE*
860 00016E 619E 870 000170 2018 880 000172 61E8 890 000174 203C2053523D	BSR AUSB4 AUSGEBEN MOVELL (AO)+,DO BEFEHLSZAEHLER BSR AUSDN AUSGEBEN MOVELL #\$2053523D.DO TEXT: SR=	2140 * SERIENSCHNITTSTELLE PROGRAMMIEREN 2150 0002E4 11FC00133401 2160 0002EA 11FC00153401 * MOVE. B #515,ACIAST STEUERGROESSEN ACIA 2770 * GRUNDSTELLING 2780 * GRUNDSTELLING
900 00017A 6192 910 00017C 3018 920 00017E 61A8 930 000180 203C20535030	BSR AUSB4 MOVE.W (AO)+,DO STATUSREGISTER BSR AUSWO AUSGEBEN MOVE.L #\$2053503D.DD TEXT SP=	2180 0002F0 4FF827AO TER2 LEA SSTACK,A7 MONITOR-STAPELZEIGER N 2190 0002F4 203C000A3E20 M0VE.L #\$000A3E20,00 NEUE ZEILE > 2200 0002FA 6100FEIC BSR AUSA AUSGEBEN 2210 0002FF 6100FEFF BSR FINA RENITTER-FINAGRE
940 000186 6186 950 000188 2018 960 00018A 6100 970 00018C 263C20443030	BSR AUSB4 MOVE.L (AO)+,DO 5-STAPELZEIGER BSR AUSDW AUSGEBEN MOVE.L #\$20443020.03 TEXT- DO-	2220 000302 4A82 T5T.L D2 EINGABEZAEHLER? 2230 000304 66000020 BNE TER5 ADRESSE ODER FUNKTION PF 2240 *1. ZEICHEN IST KOMMANDO IN DO 2250 000308 41F80798
980 000192 7802 990 000194 7A02 000 000196 7C04	MOVEQ #2,D4 ZAEHLER D UND A REGISTER AUSREI MOVEQ #2,D5 2 ZEILEN AUSREZ MOVEQ #4,U6 4 MERTE/ZEILE MUNEL #300000020 PROFESTION	2260 * KOMMANDOTABELLE DURCHSUCHEN UND SPRINGEN 2270 00030C 3218 TER3 MOVE.W (AD)+,D1 ZEICHEN AUS TABELLE 2280 00030E 6600000E BNE TER4 VERGLEICHEN 2290 000312 2037434F403E MOVE.W (AD)+ 1 COMMA DO EFFLERMEN UND COMMA
000196 2030000A2020 020 00019E 6100FF6E 030 0001A2 2003 040 0001A4 6100FF68	AUSRES MOVEL DS, DO REGISTERNUMMER BSR AUSBA AUSGEBEN AUSRES MOVEL DS, DO REGISTERNUMMER BSR AUSBA AUSGEBEN	2040 0002AG 81FC00002800 2050 0002AC 21FC00002000 27A0 2070 0002BG 31FC20002780 2090 0002CZ 21FC00002780 2090 0002CZ 21FC00002780 2090 0002CZ 21FC00002780 2100 0002CZ 31FC4LF827EA 2110 0002CZ 31FC4LF827EA 2110 0002CZ 31FC4LF827EA 2120 0002CZ 31FC4LF827EA 2130 0002CZ 31FC4LF827EA 2250 0003CZ 4FB27A0 2250 0
050 0001A8 06430100 060 0001AC 2018 070 0001AE 61AC 080 0001B0 5346	MOVEL (AO)+,00 REGISTERINHALT BSR AUSDW AUSGEBEN SUBQ #1,06 ZAEHLER WERTE/ZEILE	2340 000322 06E8
090 000182 66EE 100 000184 5345 110 000186 66DE 120 000188 5344	BNE AUSRE3 WEITER SUBQ #1,05 ZAEHLER ZEILEN/REGISTERART BNE AUSRE2 WEITER SUBQ #1,04 REGISTERARTEN	23/U 000326 6100FEFA TER5 BSR DECO UMWANDELN 2380 00032A 65000016 BCS TER7 WAR FUNKTION 2390 * ADRESSE EINGEGEBEN 2400 00032E 08820000 BCLR #0, D2 ADRESSE GERADE MACHEN
130 0001BA 6700000A 140 0001BE 263C2041303D 150 0001C4 60CE 160 0001C6 4E75	BEQ AUSRE4 FERTIG MOVE.L #\$2041303D.D3 TEXT: AO= BRA AUSRE1 WEITER AUSRE4 RTS	2410 000332 41F807B0 LEA TÂB1,A0 TABELLE 1 2420 000336 60D4 BRA TĒR3 DURCHSUCHEN UND SPRINGEN 2430 *ADRESSE; EINGEGEBEN 2440 000338 6100FE9C TER6 BSR EIN 2.ZEIGHEN LESEN
170	* EINE = FINGABE FINES 7FICHENS NACH DO DHNE ECHO	2445 00033C 41F8078A LEA TAB2,A0 TABELLE 2

Bild 4. Das Monitorprogramm, erstellt mit einem Cross-Assembler

```
2450 000340 60CA

2460

2470 000342 41F807AA

2480 000346 2018

2490 000348 6600000E

2500 000346 20346554E3F

2510 000352 6100F0BA

2520 000356 6098

2530 000358 3258

2540 000358 2880

2550 000356 66E8

2550 000356 4ED1
                                                                                                                                                                       DURCHSUCHEN UND SPRINGEN
                                                                                                                                                                                                                                                                                                                                                                         NAMEN LESEN
VERGLEICHEN
FEHLERMELDUNG: FUN?
AUSGEBEN
ABBRUCH GRUNDSTELLUNG
SPRUNGADRESSE
NAMEN VERGLEICHEN
WEITER SUCHEN
SPRINGEN
#UVE.W A0,00
BSR AUSHD
BRA TER11
2950 0003EC 31C227F2 TER20 MOVE.W D2,VPKT
2970 0003F4 21FC000000000
27F2 TER21 MOVE.L #0,VPKT
2990 0003FC 6000FEF2 BRA TER2
2990 0003FC 6000FEF2 BRA TER2
           # HALTEPUNKTVERNALTUNG
2950 0003F0 6000FEF2
2960 0003F0 6000FEF2
2970 0003F0 6000FEF2
2980 0003FC 6000FEF2
2990 0003F0 6000FEF2
2990 00040A 6000FEP2
2990 20040A 6000FEP2
2990 20
                                                                                                                                                                                                                                                                                                                                                                         HALTEPUNKT SETZEN
GRUNDSTELLUNG
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              BN.
* TABELLEN
ORG
* ADRESSE BL
TAB1 DC.B
DC.W
DC.B
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             $0780
ADRESSE;
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     000780 00
000782 0360
000784 00
000786 0338
000788 0000
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ADRESSE LEERZEICHEN
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               6070 000788 0000
6080
6090 0078A 00
6100 00078C 0408
6110 00078C 0408
6120 000790 031C
6130 000792 00
6140 000794 0456
6150 000796 0000
6160 000796 000
6170 000798 00
6180 000796 000
6200 000796 00
6200 000796 00
6200 000786 0400
6240 000786 0400
6260 000786 46
6300 000786 46
6300 000786 46
6300 000786 46
6300 000786 46
6300 000786 46
6300 000786 46
6310 000786 46
6310 000786 46
6310 000786 46
6310 000786 46
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 0, 'G'
TER30
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ADRESSE: G
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     0, 'V'
TER20
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ADRESSE; V
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                0, T
TER34
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ADRESSE; T
TABELLENENDE
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              DC.B
DC.W
DC.B
DC.W
DC.B
DC.W
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              EINZELSCHRITT
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        HALTEPUNKT LOESCHEN
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   0, ;
TER31
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          PROGRAMM STARTEN
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              DC.W DC.W O

* FUNKTIONSTABELLE

FTAB DC.L DUMP
DC.W DUMP
DC.L FILL
DC.W FILL
'ADE'
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   TER22
                                                                                                                                                                       * ABORT - INTERRUPT - EINSPRUNG
ABRT MOVEL A7, USSP STAPELZEIGER
ESA STACK, A7
BSR SAVE
MOVEL. W PRT, D0
BEQ ABRT2
MOVEL. W PRT, D0
MOVELW VPRT, D0
MELDUNG
BSR MUSB4
MOVELL #320000AZA, D0 NEUE ZEILE *
BSR AUSB4
MOVELL B32000AZA, D0 NEUE ZEILE *
BSR AUSB4
MOVELL W MALDUNG
BSR AUSGEBEN
BSR AUSGEBEN
BSR AUSGEBEN
GSR MUSB4
WOSTELLUNG
**TRAP - HALTEPUNKT = EINSPRUNG
VSTP
NOVEL A7, USSP
LEA SSTACK, A7
MONITORSTAPELZEIGER
ABRT1
**IRACE - EINZELSCHRITT - EINSPRUNG
STAPELZEIGER

**TRACE - EINZELSCHRITT - EINSPRUNG
STAPELZEIGER
MOVEL A7, USSP
LEA SSTACK, A7
MONITORSTAPELZEIGER

**IRACE - EINZELSCHRITT - EINSPRUNG
STAPELZEIGER
MOVEL A7, USSP
LEA SSTACK, A7
MONITORSTAPELZEIGER

**TRACE - EINZELSCHRITT - EINSPRUNG
STAPELZEIGER
MOVEL A7, USSP
LEA SSTACK, A7
MONITORSTAPELZEIGER

**TRACE - EINZELSCHRITT - EINSPRUNG
STAPELZEIGER
MOVEL A7, USSP
LEA SSTACK, A7
MONITORSTAPELZEIGER

***MONITORSTAPELZEIGER
MOVEL A7, USSP
LEA SSTACK, A7
MONITORSTAPELZEIGER

***MONITORSTAPELZEIGER
MOVEL A7, USSP
MONITORSTAPELZEIGER

***MONITORSTAPELZEIGER

***MONITORSTAP
                6300 000786 4C
6320 000786 4C
6320 000786 0000000
7000
7010 00002780
7030
7046 00002780
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               BENUTZER - RAM -BEREICH
URAM EQU $2780 BENUTZER-RAM
USTACK EQU $2780 BENUTZER-STAPEL
* MONITOR - RAM - BEREICH
$STACK EQU $270 MONITOR-STAPEL
ORG $27A0 MONITOR-STAPEL
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  TABELLENENDE
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             BENUTZER-BEFEHLSZAEHLER
BENUTZER-STATUSREGISTER
BENUTZER-STAPELZEIGER
BENUTZER-REGISTER
JMP-BEFEHL
BENUTZER-INTERRUPT-ADRESSE
JMP-BEFEHL
BENUTZER-INTERRUPT-ADRESSE
HALTEPUNKT ADRESSE
CODE
MARKE/FEHLERCODE
RESERVE
RAM-ENDE
                   3550 00046E 0000FE30
3550 0004C2 21CF27A6 3
3590 0004C6 4FF827A0
3600 0004C6 558827A0
3620 0004C0 558827A0
3620 0004D6 60C4
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 9
$2800
```

Die Zeilen 1170...1870 bestehen aus Unterprogrammen zur Eingabe und Umcodierung von Zeichen und Wörtern sowie Adressen.

In den Zeilen 2000...2160 des Hauptprogramms werden nach einem Reset Anfangswerte gesetzt, und die Serien-Schnittstelle wird programmiert. Die Übertragung geschieht mit 8 Bit und einem Stoppbit ohne Parität und ohne Interrupt bei einem Taktverhältnis von 1:16. Bei anderen Übertragungsbedingungen muß ein anderes Steuerwort gewählt werden.

Der Einsprungpunkt TER2 der Zeile 2180 führt in die Grundstellung mit der Ausgabe eines "," am linken Rand. Da der Monitor-Stapelzeiger neu geladen wird, kann auch aus jedem beliebig tief geschachtelten Unterprogramm an diese Stelle gesprungen werden.

Die Zeilen 2210...2560 bilden den bereits erwähnten Sprungverteiler für Kommandos und Funktionen.

In den Zeilen 2570...3280 werden die einzelnen Kommandos ausgeführt. Ein Kommando kehrt entweder in die Grundstellung zum Einsprungpunkt TER2 zurück oder startet ein Benutzerprogramm und verläßt damit den Monitor.

Die Zeilen 3300...3890 behandeln die vom Monitor gesetzten Ausnahmen Interruptvektor-4 für die Abort-

Taste, TRAP-F für einen Haltepunkt und TRACE für die Einzelschrittsteuerung. Ausnahmen, die auf Fehlermeldungen führen, werden in den Zeilen 3900...4250 behandelt.

In den Zeilen 4260...4610 liegen die Programme für die Funktionen DUMP und FILL.

Die Zeilen 6000...6330 enthalten die Sprungtabellen für Kommandos und Funktionen. Die LADE-Funktion dient zum Laden eines mit dem Cross-Assembler erstellten Programms und wird wegen ihrer zu starken Abhängigkeit von der verwendeten Anlage nicht weiter behandelt


Die Zeilen 7000...7190 beschreiben den RAM-Bereich. Die Zeilen 7130...7160 sind die Einsprungpunkte für benutzereigene Interrupt- und TRAP-Vektoren.

Literatur

- 11 16-Bit Mikroprozessor Benützer-Handbuch. Firmenschrift Motorola MC68000UM(AD).
- [2] 68000 Cross Macro Assembler Reference Manual. Firmenschrift Motorola M68KXASM(D3).

Das Multiuser/Multitasking-Betriebssystem für das gesamte Anwendungsspektrum von

OS-968000-6809



Das Anwendungsspektrum von OS-9.

- ■Kontroll-Systeme auf ROM-Basis ■Tragbare Kleinrechner
- Personal-Computer auf Floppy-Disk Basis Hardware und Software Entwicklungsrechner Industrie-Rechner auf

Massenspeicher-Basis ■ Single User/Multitasking-Systeme

■Kleine Timesharing-Systeme ■Mittlere Timesharing-Systeme

Autorisierter Distributor von

Dr. Rudolf Keil GmbH Porphyrstraße 15, D-6905 Schriesheim Tel.: (06203) 6741 · Telex: 465025 keil d



Prof. Dipl.-Ing. Günter Schmitt

Tastatur und Anzeigeeinheit für 68000-Computer

Der ab Seite 65 vorgestellte Mikrocomputer enthält eine Parallel-Schnittstelle, an die eine Hexadezimal-Tastatur und eine Siebensegment-Anzeigeeinheit angeschlossen werden können. Mit einem entsprechenden Monitorprogramm ist es möglich, Speicher-

inhalte anzuzeigen und zu verändern sowie Programme zu starten und zu testen. Der Beitrag stellt ein solches Monitorprogramm und die erforderliche Hardware vor, die notwendig sind, um diese Funktionen auszuführen.

1 Die Hardware

Bild 1 gibt einen Überblick über die Schaltung des Mikrocomputers. Zwei EPROM-Bausteine 2716 auf den Byteadressen \$0000...\$0FFF bilden den Festwertspeicher für die Ausnahmevektoren, das Monitorprogramm und Tabellen. Ein großer Teil des Speichers ist frei für Programmerweiterungen.

Vier RAM-Bausteine 2114 auf den Byteadressen \$2000...\$27FF bilden den Arbeitsspeicher für den Monitor und den Benutzer, der dort seine Programme ablegen kann

Mit der Reset-Taste wird der Monitor gestartet; mit der Abort-Taste kann ein Benutzerprogramm abgebrochen werden.

Bild 2 zeigt den Anschluß der Tastatur und der Siebensegment-Anzeigeeinheit an die Parallel-Schnittstelle 6820 [1]. Die Anzeigeelemente (gemeinsame Anode) werden einzeln von einem 1-aus-16-Decodierer angesteuert; die Ausgänge PBO...PB7 steuern die Segmente. Die Einheit wird im Multiplexverfahren betrieben. Das G-Segment des links stehenden Elementes erhält einen zusätzlichen Vorwiderstand, da es während des Laufes eines Benutzerprogramms dauernd eingeschaltet ist. Die Decodierausgänge bilden gleichzeitig die Spalten der Tastatur; die Tastenzeilen liegen an den Eingängen PA7 und PA6.

2 Monitorfunktionen


Bild 3 zeigt die Anordnung der Anzeigeelemente und Tasten. Nach einem Reset geht der Monitor in die Grundstellung und meldet sich mit: - 6 8 0 0 0 - -

Die links stehende Stelle zeigt den Status (Betriebsart) des Monitors an. Dann folgen vier Stellen für Adressen und durch einen Punkt getrennt vier Stellen für Speicherinhalte, die wortweise angezeigt werden. Die drei Felder lassen sich gut durch verschiedenfarbige Anzeigeelemente unterscheiden. Alle Anzeigen und Eingaben sind Hexadezimalzahlen.

Die Statusanzeige zeigt nicht nur dem Benutzer, in welcher Betriebsart er sich gerade befindet, sondern sie wird auch vom Monitor ausgewertet. Mit dem hexadezimalen Tastenfeld (0...F) gibt der Benutzer je nach Betriebsart Adressen oder Speicherinhalte ein.

2.1 Funktionstasten und ihre Bedeutung


A: Bringt den Monitor in den Adreßeingabebetrieb (mit der Statusanzeige A), in dem Adressen eingegeben werden.



- D: Bringt den Monitor in den Dateneingabebetrieb (mit der Statusanzeige d), in dem der Inhalt des links adressierten Speicherwortes angezeigt und verändert werden kann.
- H: Setzt die Statusanzeige auf H. Damit kann der Benutzer die Adresse eines Haltepunktes anzeigen und verändern.
- P: Setzt die Statusanzeige auf P und zeigt damit den Befehlszähler des Benutzerprogramms an, der ebenfalls über die Hexadezimaltasten veränderbar ist.
- +: Erhöht die angezeigte Adresse (Datenadresse, Haltepunktadresse oder Befehlszähler) um zwei.
 - -: Vermindert die Adresse um zwei.
- G: Startet ein Programm beim augenblicklichen Stand des Befehlszählers.
- E: Führt nur einen Befehl aus und dient damit der Verfolgung eines Programms im Einzelschritt.
- S: Ist direkt an den IPL2-Eingang des Prozessors angeschlossen und löst einen Interrupt aus, mit dem ein Benutzerprogramm abgebrochen werden kann.


2.2 Anzeigen und Ändern von Speicherwörtern

Mit der Funktionstaste A gelangt der Benutzer in den Adreßeingabebetrieb und gibt nun die Adresse des anzuzeigenden Speicherworts über die Hexadezimal-



tastatur ein. Die Stellen werden von rechts nach links durchgeschoben. Die Adresse wird beim Start des Monitors mit dem Wert 2000, dem Anfang des Arbeitsspeichers, vorbesetzt. Mit der Funktionstaste D wird in den Daten-Eingabebetrieb umgeschaltet. Im rechten Anzeigefeld erscheint der Inhalt des links adressierten Datenwortes. Der Benutzer kann nun:

- einen neuen Wert über die Tastatur éingeben und/oder
- die Adresse mit der "+"-Taste um zwei erhöhen und damit das nächste Wort bereit machen,
- die Adresse mit der "—"-Taste um zwei vermindern und damit das vorhergehende Wort bereit machen,
- mit einer anderen Funktionstaste eine neue Betriebsart wählen.



Damit ist es möglich, neue Programme und Daten einzugeben oder bestehende anzuzeigen.

2.3 Starten eines Programms

Mit der P-Taste wird der augenblickliche Stand des Benutzerbefehlszählers angezeigt. Diese Adresse kann mit der Hexadezimaltastatur neu eingegeben oder mit "+" bzw. "–" verändert werden. Die G-Taste startet mit diesem Wert das Benutzerprogramm. Dabei lädt der Monitor die Register aus dem Arbeitsbereich, setzt gegebenenfalls den Haltepunkt und gibt den Interrupt für die Abort-Taste frei. Das G-Segment der Statusanzeige wird als Marke eingeschaltet.

2.4 Anhalten eines Programms

Der Benutzer kann mit einem Sprungbefehl zur Adresse \$0100 von seinem Programm in den Monitor zurückspringen. Auf der Ausgabe meldet sich der Monitor in der Grundstellung. Ein Benutzerprogramm kann durch die Abort-Taste mit einem Interrupt abgebrochen werden. Auf der Anzeige erscheinen der Status E, der augenblickliche Stand des Befehlszählers und der Code des Befehls, der als nächster ausgeführt wird.

2.5 Setzen eines Haltepunktes

Mit der H-Taste kann ein Haltepunkt an die Adresse eines Funktionscodes gesetzt werden; 0000 zeigt an, daß kein Haltepunkt gesetzt ist. Erreicht ein mit der G-Taste gestartetes Programm den Haltepunkt, so wird es mit dem Status .H abgebrochen. Angezeigt werden der augenblickliche Stand des Befehlszählers und der Code des Befehls, der als nächster ausgeführt wird.

2.6 Einzelschritt

Mit der E-Taste wird nur ein Befehl beim augenblicklichen Stand des Befehlszählers ausgeführt, und das Programm hält mit dem Status E und der Ausgabe des augenblicklichen Stands des Befehlszählers und des Codes des nächsten Befehls an.

2.7 Registerverwaltung

Der Monitor lädt bei jedem Programmstart die Register des Benutzers aus einem RAM-Bereich und schreibt sie bei jedem Programmabbruch mit Ausnahme des Reset dorthin wieder zurück. Tabelle 1 zeigt die Adressen der Register, die vom Benutzer wie normale Speicherstellen gelesen und verändert werden können.

2.8 Fehlermeldungen

Bei der Ausführung eines Programms können Fehlermeldungen mit den in *Tabelle 2* zusammengestellten Codes auftreten.

Tabelle 1. Registeradressen im RAM-Bereich

Register	Adı	resse	Bedeutung
	1. Wort	2. Wort	
D0	\$27AA	\$27AC	Datenregister
D1	\$27AE	\$27B0	Datenregister
D2	\$27B2	\$27B4	Datenregister
D3	\$27B6	\$27B8	Datenregister
D4	\$27BA	\$27BC	Datenregister
D5	\$27BE	\$27C0	Datenregister
D6	\$27C2	\$27C4	Datenregister
D7	\$27C6	\$27C8	Datenregister
A0	\$27CA	\$27CC	Adreßregister
A1	\$27CE	\$27D0	Adreßregister
A2	\$27D2	\$27D4	Adreßregister
A3	\$27D6	\$27D8	Adreßregister
A4	\$27DA	\$27DC	Adreßregister
A5	\$27DE	\$27E0	Adreßregister
A6	\$27E2	\$27E4	Adreßregister
A7	\$27E6	\$27E8	User-Stapelzeiger
SP	\$27A6	\$27A8	System-Stapelzeiger
SR	\$27A4		Statusregister

3 Programmstruktur

Nach dem Setzen von Anfangswerten und nach der Ausgabe einer Meldung folgt eine aus drei Unterprogrammen bestehende Verarbeitungsschleife entsprechend dem Struktogramm (Bild 4). Auf einen Anzeigezyklus folgt ein Tastaturabfragezyklus. Wurde eine Taste betätigt, folgt die Auswertung entsprechend dem Struktogramm (Bild 5).

War eine Hexadezimaltaste gedrückt, so wird entsprechend dem Status ein Speicherwort, eine Speicheradresse, eine Haltepunktadresse oder der Befehlszähler verändert. Der neue Wert wird umcodiert und in einer Schleife angezeigt, bis die Taste freigegeben ist.

War eine Funktionstaste gedrückt, so wird die entsprechende Funktion ausgeführt, und es wird der entsprechende Status zusammen mit dem neuen Wert angezeigt. Auch hier wird auf die Freigabe der Taste gewar-




Bild 5. Auswertung der Tastendrücke und Ausgabe der Werte

Tabelle 2. Fehlermeldungen des Monitors

Meldung	Fehlerursache	
Error 0	Busfehler	
Error 1	Adreßfehler	
Error 2	Operationsfehler	
Error 3	Division durch Null	
Error 4	CHK-Befehl	
Error 5	TRAP-V-Befehl	
Error 6	Statusverletzung	
Error 7	1010-Emulator	
Error 8	1111-Emulator	
Error 9	Interrupt-Fehler	

tet. Die G- bzw. E-Funktionen warten zuerst die Tastenfreigabe ab und starten dann das Programm. Bei einer Ausnahmeverarbeitung wird der entsprechende Status mit dem Befehlszählerstand und dem Code angezeigt, bzw. es wird im Fehlerfall ein Fehlercode ausgegeben.

4 Programmdetails

Bild 6 zeigt den Ausdruck des Monitors, erstellt von einem Cross-Assembler. Auf die am linken Rand stehenden Zeilennummern wird bei der Erklärung der Programmteile Bezug genommen.

Die Zeilen 80...440 enthalten die Ausnahmevektoren, von denen der Monitor die Einzelschritt-Ausnahme, die Auto-Interrupt-4-Ausnahme und die TRAP-F-Ausnahme für die Testhilfen benutzt.

Das Hauptprogramm der Zeilen 450...770 setzt zunächst Anfangswerte und arbeitet dann in einer Schleife mit dem Aufruf von drei Unterprogrammen.

10 20 30 00003801 40 00003803 50 00003807	* TASTEN - MONITOR ELEKTRONIK 11.1.32 14:00 PIAAD EGU \$3801 PIA-A-DATEN/RICHTUNG PIAAC EGU \$3805 PIA-A-CONTROLIREG. PIABD EGU \$3803 PIA-B-DATEN/RICHTUNG PIABD EGU \$3803 PIA-B-DATEN/RICHTUNG PIABD EGU \$3807 PIABD EGU \$3807 PIA-B-DATEN/RICHTUNG PIABD EGU \$3807 PIA-B-DATEN/RICHTUNG PIABD EGU \$3807 PIA-B-DATEN/RICHTUNG PIABD EGU \$3807 PIAB	-5t 60019A 66FC BME ANZ2 BLS NULL -5t 00019t 42383803 CLK.B PIABO ANZELGE DUNKEL -7t 0001A0 52383801 AJ00.B #1,PIABO EINE STELLE WEITER -25t 0001A4 5347 3080 #1,D7 DURCHAUPZACHLER -1 -25t 0001A4 65tB BME ANZ2 WAECHSTE STELLE
00000000000000000000000000000000000000	BEGIN DC.L START MONITOR-STAPELZEIGER DC.L START MONITOR-STAPELZEIGER MONITOR-STAPELZEIGER MONITOR-STAPELZEIGER MONITOR-STAPELZEIGER MONITOR-STARTADRESSE UC.L TAS103 ADRESSFEHLER CODE 1 DC.L TAS105 HULLDIVISION CODE 3 DC.L TAS105 CHK-BEFEHL CODE 4 DC.L TAS106 CHK-BEFEHL CODE 4 DC.L TAS106 CHK-BEFEHL CODE 5	910 0001A0 4275 * TEST = TASTEN PRUEFEN 920 0001AA 4280 940 0001AC 11003801 950 0001AC 12883801 950 0001B0 12883801 950 0001B4 02610000 977 mc1b2 0001000 978 0001B1 66000000 979 0001B1 66000000 979 0001B1 68000000 980 0001B2 8100 000000 990 0001B3 02600000 990 0001B4 02610000 990 0001B4 026100000 990 0001B4 026100000 990 0001B4 026100000 990 0001B4 0261000000 990 0001B4 0261000000 990 0001B4 026100000000000000000000000000000000000
170 000024 00000325 180 000628 000003F8 190 000020 00000402 200 000000000000000000	UC.L TRAC MONITOR - ELAZELSCHRITT UC.L TASIO9 1010-EMULATOR CODE 7 UC.L TASIO10 1111-FMULATOR CODE 8 URG SOOGO E P R O M	10.0 00.01:6 666.4 BNE TEST1 NEIN: WEITER 10.0 00.01:6 40.75 RTS JA: C=0 KEINE TASTE 10.0 00.01:4 00.00.0001 TEST2 ORI.B #1,CCR C=1: TASTE GEORUECKT 10.0 00.01:1 47.75 RTS
210 000060 0000040C 220 000064 000027EE 230 000068 000027EE 240 000070 0000034C 260 000074 000027EE 270 000078 000027EE 270 000078 000027EE 280 G00070 000027EE 290 000080 000027FE 290 000080 000027FE	UC.L TASIII INTERRUPT-FERLER CODE 9 UC.L UINT BENUTZER-INTERRUPT 1 UC.L UINT BENUTZER-INTERRUPT 2 UC.L UINT BENUTZER-INTERRUPT 3 UC.L ABRI MUNITUR - ABORT - TASTE UC.L UINT BENUTZER-INTERRUPT 5 UC.L UINT BENUTZER-INTERRUPT 5 UC.L UINT BENUTZER-INTERRUPT 7 UC.L UINT BENUTZER-INTERRUPT 7 UC.L UTRA BENUTZER-TRAP U UC.L UTRA BENUTZER-TRAP 1	SENDING STOCK ST
31(000086 000027F2 320 000086 000027F2 330 000090 000027F2 340 000094 000027F2 350 000098 000027F2 360 000098 000027F2	DC.L UTRA BENUTZER-TRAP 2 DC.L UTRA BENUTZER-TRAP 3 DC.L UTRA BENUTZER-TRAP 4 DC.L UTRA BENUTZER-TRAP 5 DC.L UTRA BENUTZER-TRAP 6 DC.L UTRA BENUTZER-TRAP 7	1150 DOIE8 4E75
370 00000A 00002772 380 0000AA 00002772 390 0000AE 00002772 400 0000AE 00002772 410 0000AE 00002772 426 0000AE 00002772 431 0000AE 00002772 446 0000AE 00002772	DUCL UTRA BENUTZER-TRAP 9 OC.L UTRA BENUTZER-TRAP 9 OC.L UTRA BENUTZER-TRAP B OC.L UTRA BENUTZER-TRAP B OC.L UTRA BENUTZER-TRAP C OC.L UTRA BENUTZER-TRAP C OC.L UTRA BENUTZER-TRAP C OC.L UTRA BENUTZER-TRAP C	1230 0001F2 3010
450 460 00000100 470 480 000100 41F827A0 490 000104 4258	* HAUPTPROGRAMM OFG \$0100 E P W M * AMFANGSWERTE 1M RAM SET7LL STAPT LEA UPC, AC MONITOR-RAM-ANFANG TASI CLR (AO)* KAH LOLSCHEN	1310
510 000100 66F6 515 000100 31FC2000279E 520 000114 21FC00002000	CMPAL FREND, NO HOW FIGH - REPEATED BRE TASI WE HER MOVE.W #URAM, LADD LAUFENDE ADRESSE MOVEL #URAM, UPC BENUTZER-KAM-ANFANG	1300 000212 3278279£ MOVEA.W (A1),D1 ALTES WORT LADEN 1390 000218 4949 LSL.W #4,D1 4 BIT LINKS 1400 000218 8200 OR.B D0,D1 NEUE STELLE RECHTS
536 G0011C 31FC20002784 540 000122 21FC00002780 27A6 550 00012A 21FC00002780 27E6	MOVEL #USTACK, USEP BENUTZER-S-STAPELZEIGER MOVEL #USTACK, UREG+60 BENUTZER-U-STAPELZEIG	1410 000216 3281 1420 000216 60CA BORT ANZEIGEN UND WARTEN 1440 000220 0C38007727F7 HEXZ CMP1.B \$577,AUS A - STATUS ? 1450 000226 67000C18 1460 00022A 0C38003727F7 CMP1.B \$537,AUS H - STATUS ?
560 000132 31FC4EF827E8 570 000138 31FC4EF827F2 580 00013E 31FC034C27F0 590 000144 31FCG37827F4	MOVI.W #SAIF9,UINT JMP-BEFEHL MOVE.W #SAEF9,UTHA JMP-BEFEHL MOVE.W #ABRT,UINT+2 BENUTZER-INTERRUPT * PARALLELSCHNITTSTELLE PROGRAMMIEREN. * PARALLELSCHNITTSTELLE PROGRAMMIEREN.	147G 050230 6700000E
610 00014A 11FC0GCF3801 615 000150 11FC00F3803 620 000156 11FC00043805 625 000150 11FC00043807	MOVE.B #SOF,PIAAD RICHTUNG A SEITE MOVE.B #SFF,PIABD RICHTUNG ID SEITE MOVE.B #SO4,PIAAC DATENREGISTER EIN MOVE.B #SO4,PIABC DATENREGISTER EIN * GRUNDSTELLUNG	1520 000242 E949 LSL.W #4.D1 4 BIT LINKS 1530 000244 8200 OR.B 00.01 NEUE STELLE RECHTS 1540 000246 3081 MOVE.W D1.(A0) NEUE ADRESSE SPEICHERN 1550 GOD248 60A8 BRA AUSAD ADRESSEN ANZEIGEN UND WARTEN 1570 * FUNKTIONSTASTE SPRUNGVERTEILER
656 000162 42382787 660 000166 21FC015F7F78 27F8 67C 00C16E 21FC7E7E0101 27F6	TAS2 CLR.B AUS STATUS LEER MOVE.L #\$015F7F7E,AUS+1 -680 MOVE.L #\$7E7E0101,AUS+5 00	1550 00024A 43F8044E FUNK LEA FUTAB,AI ADRESSE SPRUNGTABELLE 1590 00024E E308 LSL.B #1,DO CODE X 2 160C 000250 32710000 MOYE.W 0(AI,DO),AI SPRUNG 1610 000254 4ED1 JMP (AI) SPRUNG 1620 * A - TASTE = ADRESSE INGABE
720 730 000176 6100000L 740 00017A 6100002E 750 00017E 64F6 760 000180 61000080	* VERARBEITUNGSSCHLEIFE TASA BSR ANZ BSR TEST TASTEN PRUEFEN BCC TASA KEINE TASTE GEDRUECKT BSR TASTE TASTE FEDRUART AUSFUFFINDEN	* A - TASTE = ADRESSE INÉABE 1630 000256 11F6007727F7 FUNDA NOVE. 8 \$777, AUS TATTUS A 1640 000256 14F8279E LEA ADD. AO AUFENDE ADRESSE 1650 000264 6008C BRA AUSAD ADRESSE ANZEIGEN UND WARTEN 1690 000266 11F6003D27F7 FUNDA MOVE. 8 \$730, AUS STATUS D 1790 000266 11F2079E MOVE. 8 \$730, AUS STATUS D 1790 000270 3250 MOVE. 8 \$730, AUS STATUS D 1790 000272 6000FF76 BRA AUSAD ADRESSE ANZEIGEN UND WARTEN 1790 000272 6000FF76 BRA AUSAD AUSTENDENDEN TABLESSE 1790 000272 6000FF76 BRA AUSAD AUSTENDENDEN TABLESSE 1790 000272 61FE003727F7 FUNDA MOVE. 8 \$737, AUS STATUS D 1790 000272 61FE003727F7 FUNDA WOVE. 8 \$737, AUS STATUS D 1790 000272 61FE003727F7 FUNDA WOVE. 8 \$737, AUS STATUS D 1790 000272 61FE003727F7 FUNDA WOVE. 8 \$737, AUS STATUS D 1790 000272 61FE003727F7 FUNDA WOVE. 8 \$737, AUS STATUS D 1790 000272 6250 FT76 BRA AUSAD DATENORT LADEN 1790 000272 6250 FT76 BRA AUSAD DATENORT ANZEIGEN UND WARTEN 1790 000272 6250 FT76 BRA AUSAD DATENORT ANZEIGEN UND WARTEN 1790 000272 6250 FT76 BRA AUSAD DATENORT ANZEIGEN UND WARTEN 1790 000272 6250 FT76 BRA AUSAD DATENORT LADEN 1790 000272 6250 FT76 BRA AUSAD
770 000184 60F0 780 790 000186 4DF827F7 800 000186 7E09	* ANZ = ANZEIGE - UNTERPROGRAMM ANZ LEA AUS AG ADRESSE AUSGABEBEREICH MOVEQ #9.D7 DURCHLAUFZAEHLER CONTROL OF AND LINKE TELLE RECEIVE	1690 000266 11FC003D27F7 FUNDA MOVE.B #\$30,AUS STATUS D 1700 000266 41F9279E LEA LADD,AO LAUFENDE ADRESSE 1720 000270 3250 MOVE.W (AO),AI DATENNORT LADEN 1730 000272 6000FF76 BRA AUSKO DATENNORT ANZEIGEN UND WARTEN
820 000190 11DE3803 830 000194 3C3C0200 840 000198 5346	ANZI MOVELB (A6)+,PIABD CODE AUSGEBEN MOVELW #\$0200,D6 WARTEZAEHLER ANZZ SUBQ #1,D6 ZAEHLER - 1	1750 C00276 11FC003727F7 FUNHP MOVE.8 #537,AUS STATUS H 1770 C0027C 41F827EA LEA VPKT,AO HALTEPUNKTADRESSE 1750 C00280 428827FC CLR.L AUS+5 DATENFELD LEER

Das Unterprogramm ANZ der Zeilen 780...900 zeigt in einem Durchlauf alle neun Siebensegmentstellen an.

Das Unterprogramm TEST der Zeilen 910...1040 fragt die Tastatur ab. Durch das vorhergehende Anzeigeprogramm wird die Tastatur entprellt.

Die Unterprogramme UMCO und die drei folgenden Unterprogramme der Zeilen 1050...1300 werden für die Tastenauswertung benötigt.

Das Unterprogramm TASTE der Zeilen 1310...2250 unterscheidet zwischen den Hexadezimaltasten am Eingang PA6 und den Funktionstasten am Eingang PA7. Nach der Auswertung wird auf die Freigabe der Taste im Unterprogramm WAIT gewartet.

In den Zeilen 2260...2690 verarbeitet der Monitor die Ausnahmen der Abort-Taste, des Haltepunktes und des Einzelschritts. Die Zeilen 2700...3040 behandeln die Fehler-Ausnahmen.

Die Zeilen 7000...7270 enthalten die Codetabelle für den Siebensegmentcode und die Sprungtabelle für die Funktionstasten.

Die Zeilen 8000...8110 beschreiben den Arbeitsspeicher des Monitors. In den Zeilen 8110...8140 liegen die Einsprungpunkte für benutzereigene Interrupt- und Trap-Vektoren.

Literatur

- Schmitt, G.: Grundlagen der Mikrocomputertechnik. Oldenbourg Verlag, München 1981.
- [2] 16-Bit-Mikroprozessor-Benützer-Handbuch. Firmenschrift, Motorola MC68000UM(AD).
- [3] 68000 Cross Macro Assembler Reference Manual. Firmenschrift, Motorola M68KXASM(D3).

```
BRA AUSAD ADRESSE ANZLIGEN UND WARTEN
TASTE = BEFEHLSZAEHLERLINGABL
MOVEL B #567, AUS STATUS P
LEA UPC+2,AD BEFEHLSZAEHLER
CLR.L AUS+5 DATENFELD LEER
BRA AUSAD ADRESSE ANZLIGEN UND WARTEN
- TASTE = AUBLISSL + 2
MOVEQ #2,D3 KONSTANTE +2
BRA FUNPM
ST - 1ASTE = ADRESSE -2
MOVEU #-2,D3 KONSTANTE -2
TST.B AUS STATUS ?
BRE FUNPL NEIN: WEITER
RTS
ADDL W D3,(AO) ADRESSE ERHOEHEN
TST.B AUS+5 STATUS ?
ST.B AUS+5 STATUS ?
ST.B AUS+5 STATUS ?
ST.B AUS+5 STATUS ?
ST.B AUS+5 STATUS ?
                                                                                                                                                                                                                                                                                                                                                           1790 000284 6000FF6C
                    * P -
000288 11FC006727F7 FUNPC
00028E 41F827A2
000292 42D827FC
000296 60G0FF5A
                                                                                            STATUS A,H,P ?
ADRESSEN ANZEIGEN UND WARTEN
                                                                                                                                                                                                                                                                                                                                                                                          60000030 BRA FEHL
11FC005B27F6 TAS107 MOVE.8 #$58,MARK CODE 5
      1927 000286 3250
1928 000288 6000FF30
                                                                                                                                                                                                                                                                                                                                                                                    * G-
00028C 0278FEFF27A4 FUNGO
0002C2 4280
0002C4 303827EA
0002C8 6700001E
                                                                                        FUNS
                                                                                                                                                                                                                                                                                                                                                                                      6100FF0C
423827F7
21FC4F05051D
                                                                                                                                                                                                                                                                                                                                         3010 00047# 21FC05000000
27F8
3010 00047# 21FC05000000
27FC
301C 90043# 103827F6
303C 80043# 11C027FE
304C 60043# 6000FD3A
7000
                                                                                                                                                                                                                                                                                                                                                                                                                                                                 MOVE.L #$4F05051D, AU$+1 ERRO
                                                                                                                                                                                                                                                                                                                                                                                                                                                                  MOVE.L #$05000000,AUS+5 R
MOVE.E MARK,DO
MOVE.B DO,AUS+7 FEHLERCODE ANZEIGEN
BRA TA54 SCHLEIFE
                                                                                                                                                                                                                                                                                                                                                                                                                                       BRA TASA SCHEIFE

* TABELLEN UND KONSTANTEN

* CODETABELLE BINAER - SIEBENSEGMENT
COTAB GC.8 571 0
DC.8 530 1
DC.8 530 2
DC.8 579 3
                                                                                                                       MOVEL (AG)+, UPC BEFEHLSZAEHER MOVEL (AG, USSP S-STAPELZEIGER RTS IT - EINSPRUNG MOVEL AT, USSP BENUTZER S-STAPELZEIGER BER SAVE REGISTER RETTEN MOVEL BY SSH AUS MELOUNG S FEPUNKT BEHANDELN MOVEL WYRT, DO HALTEPUNKT ?

BEO ABRTZ : NEIN MOVEL WYRT, DO HALTEPUNKTADRESSE MOVEL WYRT, OLD HALTEPUNKTADRESSE HASZAEHER UND CODE ANZEIGER BER AUSWD CODE ANZEIGER BER AUSWD CODE ANZEIGER BER AUSWD CODE ANZEIGER MOVEL WYRT, USSP BENUTZER S-STAPELZEIGER BER SAVE REGISTER RETTEN MOVEL BY SEPT AUS MELDUNG .H SUBOL HZ, UPC ADRESSE - 2

BHA ABRTI HALTEPUNKT UND BEFEHLSZAEHLER E- EINSPRUNG MOVIL AT, USSP BENUTZER S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AT MONITOR S-STAPELZEIGER BER SAVE REGISTER RETTEN AND LEASTACK, AND LIVE WYSTEFF, UCCR TRACE FLAG AUS
                     00034C 21CF27A6
000350 4FF8279E
000354 61D2
000356 11FC005827F7
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             RAM -BEREICH
$2000 BENUTZER-RAM
$2780 BENUTZER-STAPEI
AM -BEREICH
$279E MONITOR-STAPEL
$279E
                      00035C 303827EA
000360 6700008
000364 3240
000366 328827EC
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 LAUFENDE ADRESSE
BENUTZER-BEFEHLSZAEHLER
BENUTZER-STATUSREGISTER
BENUTZER-STAPELZEIGER
BENUTZER-REGISTER
HALTEPURKT ADRESSE CODE
                      00036A 41F827A2
                      000370 6100FE78
000374 6000FE00
2540 000378 21CF27A6
2550 000378 4FF8279E
2570 000380 61A6
2580 000382 11FLU0B727F7
2590 000388 25B827A0
2600 000386 60CE
2610 000386 60CE
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  HALTEPUNKT ADRESSE CODE
JMP-BEFEHL
BENUTZER-INTERRUPT-ADRESSE
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   JMP-BEFEEL
BENUTZER-TRAP-ADRESSE
MARKE/FEHLEP-NR.
                                                                                                                                                                                                                                                                                                                                                                                                                                         MARK
                                                                                                * TRACE
TRAC
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              $2800
                  00038E 21CF27A6
000392 4FF8279E
000396 6190
000398 02787FFF27A4
                                                                                                                                                                                                                                                                                                                                           Bild 6. Das Monitorprogramm, erstellt von einem Cross-
                                                                                                                                                                                                                                                                                                                                          Assembler
```

Prof. Dipl.-Ing. Günter Schmitt

Programmbeispiele für 68000-Einplatinencomputer

Eine Einstiegshilfe für "16-Bit-Neulinge"

Angesichts des umfangreichen Registersatzes von 18 Registern und eines 16-Bit-Funktionscodes, der maximal 65 536 verschiedene Befehle zuläßt, erscheint es fast aussichtslos, Programme für den Mikroprozessor 68000 ohne Assemblerhilfe zu erstellen. Um jedoch wenigstens einfache Testprogramme für den ab Seite 65 vorgestellten Computer erstellen zu können, werden hier Listen mit den wichtigsten Befehlen für einen eingeschränkten Registersatz angegeben.


1 Der Registersatz

Bild 1 zeigt die Register des Prozessors 68000; nur die hervorgehobenen Register werden in den Beispielen benutzt. Die acht je 32 Bit langen Datenregister können byteweise, wortweise oder langwortweise angesprochen werden. Dies wird in der Assemblerschreibweise durch den Zusatz .B oder .W oder .L zum Befehl ausgedrückt. Der Befehl MOVE.B D0,D1 überträgt die Bitpositionen 0...7 des Registers D0 in die entsprechenden Bitpositionen des Registers D1, alle anderen Bitpositionen bleiben unberührt.

Die neun je 32 Bit langen Adreßregister können wortweise oder langwortweise angesprochen werden. Sie werden als Indexregister oder als Stapelzeiger verwendet. Zur Adressierung dienen jedoch nur die Bitpositionen 0...23, da der Adreßbus nur aus 23 Anschlüssen besteht.

Das Statusregister besteht aus einem System-Byte und einem Benutzer-Byte. Das System-Byte enthält die drei Interrupt-Masken-Bits IO...I2, das T-Bit für die Einzelschrittsteuerung und das S-Bit, das zwischen dem Supervisor- und dem Anwender-Status unterscheidet. Der Supervisor-Status (S=1) ist für ein Betriebssystem vorgesehen, dem bestimmte (privilegierte) Befehle vorbehalten sind. Das Adreßregister A7 dient als Stapelzeiger bei Unterprogrammen und Ausnahmen und ist doppelt vorhanden; je nachdem, welcher Status eingeschaltet ist. Die Bits des Benutzer-Bytes sind die üblichen

Anzeigen für Vorzeichen (N), Null (Z), Überlauf (V) und Übertrag (C). Das X-Bit kennzeichnet einen erweiterten Übertrag ähnlich dem C-Bit.



** BILD 2 BEISPIEL FUER STANDARD—ADRESSIERUNGSARTEN	180 * BILD 4 BEISPIEL FOR VOR-DEKREMENTIERUNG 200 002022 41F82300 LEA \$2300,AO ADRESSREGISTER LADEN 210 002026 313CAAAA LOOPI MOVE. W *\$AAAA, -(AO) KONSTANTE SPICHERN 220 00202A BOFC2200 CMPA #\$2200,AO ENDADRESSE PRUEFEN 230 00202E 66F6 BNE LOOPI SCHLEIFE 240 002030 44F TRAP #15 RUECKSPRUNG MONITOR
Bild 2. Das Beispiel zeigt die Standard-Adressierungsarten des Prozessors	Bild 4. Beispiel für Vor-Dekrementierung: Jetzt wird das Adreßregister vor dem Datenzugriff dekrementiert
110	250
Bild 3. Beispiel für Nach-Inkrementierung: Bei dieser Adressierungsart wird der Inhalt des Adreßregisters nach dem	Bild 5. Beispiel für Stapelbefehle: Sie werden durch MOV

Tabelle 1. Ausgewählte Befehle des Prozessors 68000

Befehle		Anwendungen
Transfer-		
MOVE		Laden und Speichern von Daten
MOVEO		Laden und Speichern von Bytekonstanten
LEA		Laden einer Adresse in ein Adreßregister
arithmeti	ische	
ADD		Addieren von dualen Zahlen aus Speichersteller
ADDI	ADDQ	Addieren von dualen Konstanten
SUB		Subtrahieren von dualen Zahlen aus Speicherstellen
SUBI	SUBQ	Subtrahieren von dualen Konstanten
MULU	MULS	16 Bit × 16 Bit = 32-Bit-Dualzahl
MOLO	WOLD	MULU ohne Vorzeichen MULS mit Vorzeichen
DIVU	DIVS	32 Bit : 16 Bit = Rest 16 Bit / Quotient 16 Bit
DIVO	DIVE	DIVU ohne Vorzeichen DIVS mit Vorzeichen
logische		
ANDI		Logisches UND mit einer Konstanten
ORI		Logisches ODER mit einer Konstanten
EORI		Logisches Exklusiv-ODER mit einer Konstanten
Schiebe-		
LSL	LSR	Logisches Links-/Rechtsschieben
ASL	ASR	Arithmetisches Links-/Rechtsschieben
ROL	ROR	Zyklisches Links-/Rechtsschieben
Vergleich	ıs-	
CMP		Vergleich (Testsubtraktion) mit einer Speicherst
CMPI		Vergleich (Testsubtraktion) mit einer Konstanter
CMPA		Vergleich (Testsubtraktion) im Adreßregister
Verzweig	ungen	
BRA		Verzweige immer
BEQ	BNE	Verzweige entsprechend dem Z-Bit
BCS	BCC	Verzweige entsprechend dem C-Bit
BMI	BPL	Verzweige entsprechend dem N-Bit
BSR		Verzweige in ein Unterprogramm
Sprünge		
JMP		Springe immer
JMP	()	Springe immer indiziert
JSR		Springe immer in ein Unterprogramm
RTS		Rücksprung aus einem Unterprogramm
RTE		Rücksprung aus einem Unterbrechungsprogramn
Sonstige	-	
NOP		No Operation = keine Wirkung
TRAP	#15	Software-Ausnahme (SWI-Befehl des 6800)

2 Der Befehlssatz

Tabelle 1 beschreibt die in den Befehlslisten (Tabellen 2...5) enthaltenen Befehle. Der vollständige Befehlssatz steht in den Unterlagen des Herstellers.

Die Mehrzahl der Befehle enthält im Operandenteil zwei Adressen, die durch ein Komma getrennt sind. Ein Beispiel ist der MOVE-Befehl, der gleichermaßen für das Laden und das Speichern von Daten verwendet wird und damit den Befehlen LDA und STA bei manchen 8-Bit-Prozessoren entspricht: MOVE Quelle, Ziel.

Er ist nicht mehr auf Register-Register- oder Register-Speicher-Operationen beschränkt, sondern läßt sich auch zwischen zwei Speicherstellen ausführen. Der Befehl MOVE.W #\$5555,\$2100 bringt die hexadezimale Wortkonstante 5555 als Direktoperanden ohne Benutzung eines Datenregisters in die adressierte Speicherstelle. Der Befehl MOVE.W (A0),(A1) bringt den Inhalt des durch das Adreßregister A0 adressierten Datenwortes in das durch das Adreßregister A1 adressierte Datenwort. Der Befehl LEA = lade effektive Adresse lädt nicht nur wie der alte Befehl LDX #konst eine Konstante in ein Adreßregister, sondern auch das Ergebnis einer Adreßrechnung.


3 Die Adressierungsarten

Bild 2 faßt die üblichen Standard-Adressierungsarten in einem Testprogramm zusammen. Das Register D0 wird zunächst mit einer Konstanten geladen und anschließend in das Datenregister D1 sowie in die absolut kurz adressierte Speicherstelle \$2200 gespeichert. Die beiden nächsten Befehle laden das Adreßregister A0 mit der Adresse einer Speicherstelle und speichern dann den Inhalt von D1 in das dadurch adressierte Speicherwort. Der unbedingte Verzweigungsbefehl enthält im zweiten Byte des Befehlswortes den Abstand zum Sprungziel, der wie üblich in Bytes gezählt und im Zweierkomplement eingesetzt wird.

Bei der Adressierung von Bereichen wie z. B. Tabellen muß das zur Adressierung benutzte Register jeweils um die Schrittweite erhöht bzw. vermindert werden. Die Adressierungsart Nach-Inkrement erhöht den Inhalt des Adreßregisters nach dem Datenzugriff um die Zahl der verwendeten Bytes, nach einem Wortzugriff also um die

Schrittweite 2. Bild 3 zeigt ein Testprogramm, das einen Speicherbereich in aufsteigender Folge mit einer Konstanten füllt. Bild 4 zeigt ein ähnliches Programm. jedoch in absteigender Folge mit der Adressierungsart Vor-Dekrement, bei der das Adreßregister vor dem Datenzugriff vermindert wird. MOVE-Befehle der beiden genannten Adressierungsarten ersetzen die nicht vorhandenen PUSH- und PULL-Befehle zum Schreiben und Lesen des Stapels. Bild 5 zeigt als Beispiel ein Hauptprogramm, das das Register A1 als Stapelzeiger mit einer Anfangsadresse lädt, und ein Unterprogramm, das das Register D0 in den Stapel rettet und wieder zurücklädt. Jedes Adreßregister kann als Stapelzeiger verwendet werden; damit lassen sich insgesamt acht Stapel anlegen. Unterprogrammaufrufe und Ausnahmen (z. B. Interrupt) arbeiten mit dem Adreßregister A7.

Die Verzweigungsbefehle, bei denen die Adresse des Sprungziels durch Addition eines Abstandes zum Befehlszählerstand errechnet wird, haben gegenüber den Sprungbefehlen mit absoluter Adressierung den Vorteil, daß das Programm unabhängig davon ist, an welcher Stelle des Speichers es steht. Die relative Adressierung der Verzweigungsbefehle wird beim 68000 auf + 32 768 Bytes ausgedehnt. Reicht das zweite Byte des Befehlswortes zur Aufnahme der Sprungweite nicht aus, so wird es auf Null gesetzt, und die Sprungweite wird im folgenden Wort als vorzeichenbehaftete Dualzahl abgelegt. Ein Beispiel ist der Unterprogrammaufruf von Bild 5. Der Cross-Assembler setzt bei allen Vorwärtssprüngen automatisch die lange Sprungweite ein.



Die relative Adressierung läßt sich beim 68000 auch auf Datenadressen anwenden. Bild 6 demonstriert die beiden Möglichkeiten. Die Datenadresse wird gebildet aus dem Befehlszähler und einem Abstand im zweiten Wort bzw. aus dem Befehlszähler, einem Abstand im zweiten Byte des folgenden Wortes und dem Inhalt eines Registers, das als Indexregister für die Adressierung von Bereichen verwendet werden kann. Damit ist es möglich, Programme zu schreiben, die sowohl von

Tabelle 2. MOVE-Befehle

	DO .	D1	AO	A 1	(AO)	(A1)	(AO)+	(A1)+	-(AO)	-(A1)	-(A7)	adr
	Code W Z	Code W Z	Code W Z	Code W Z	Code W Z	Code W Z	CodeJW Z	Code W Z	Code W Z	Code W Z	Code W Z	Code W Z
MOVE.B DO,		1200 1			1080 1	1280 1	1000 1	1200 1	1100 1	1300 1	1F00 1	1100 2
MOVE.W DO,		3200 1	3040 1	3240 1	3080 1	3280 1	3000 1	3200 1	3100 1	3300 1	3F00 1	3100 2
MOVE.L DO,		2200 1	2040 1	2240 1	2080 1	2280 1	2000 1	2200 1	2100 1	2300 1	2F00 1	2100 2
MOVE.B D1,	1001 1				1081 1	1281 1	1001 1	1201 1	1101 1	1301 1	1F01 1	1101 2
MOVE.W D1,	3001 1		3041 1	3241 1	3081 1	3281 1	3001 1	3201 1	3101 1	3301 1	3F01 1	3101 2
MOVE.L D1,	2001 1		2041 1	2241 1	2081 1	2281 1	2001 1	2201 1	2101 1	2301 1	2F01 1	2101 2
MOVE.W AO,	3008 1	3208 1		3248 1	3088 1	3288 1	3008 1	3208 1	3108 1	3308 1	3F08 1	3108 2
MOVE.L AO,	2008 1	2208 1		2248 1	2088 1	2288 1	2008 1	2208 1	2108 1	2308 1	2F08 1	2108 2
MOVE.W A1,	3009 1	3209 1	3049 1		3089 1	3289 1	3009 1	3209 1	3109 1	3309 1	3F09 1	3109 2
MOVE.L AI,	2009 1	2209 1	2049 1		2089 1	2289 1	2009 1	2209 1	2109 1	2309 1	2F09 1	2109 2
MOVE.B #b,	1030 2	1230 2			10BC 2	12BC 2	10FC 2	12FC 2	1130 2	1330 1	1F3C 2	11FC 3
MOVE.W #bb,	3030 2	3230 2	3070 2	3270 2	30BC 2	32BC 2	30FC 2	32FC 2	3130 2	3330 2	3F3C 2	31FC 3
MOVE.L #bbbb,	2030 3	2230 3	207C 3	2270 3	20BC 3	22BC 3	20FC 3	22FC 3	2130 3	2330 3	2F3C 3	21FC 4
MOVE.B (AO),	1010 1	1210 1		1		1290 1		1200 1		1310 1	1F10 1	1100 2
MOVE.W (AO),	3010 1	3210 1	3050 1	3250 1		3290 1		32D0 1		3310 1	3F10 1	3100 2
MOVE.L (AO),	2010 1	2210 1	2050 1	2250 1		2290 1		2200 1		2310 1	2F10 1	2100 2
MOVE.B (A1),	1011 1	1211 1			1091 1 3091 1		1001 1		1111 1		1F11 1	1101 2
MOVE.W (A1),	3011 1	3211 1	3051 1	3251 1			3001 1		3111 1		3F11 1	3101 2
MOVE.L (A1),	2011 1	2211 1	2051 1	2251 1	2091 1		2001 1		2111 1		2F11 1	2101 2
MOVE.B (AO)+,	1018 1	1218 1				1298 1		1208 1		1318 1	1F18 1	1108 2
MOVE.W (AO)+,	3018 1	3218 1	3058 1	3258 1		3298 1		3208 1		3318 1	3F18 1	3108 2
MOVE.L (AO)+,	2018 1	2218 1	2058 1	2258 1		2298 1		2208 1		2318 1	2F18 1	2108 2
MOVE.8 (A1)+,	1019 1	1219 1		1 .	1099 1		1009 1		1119 1		1F19 1	1109 2
MOVE.W (A1)+,	3019 1	3219 1	3059 1	3259 1	3099 1		3009 1		3119 1		3F19 1	3109 2
MOVE.L (A1)+,	2019 1	2219 1	2059 1	2259 1	2099 1		2009 1		2119 1		2F19]1	2109 2
MOVE.B -(AO),	1020 1	1220 1				12A0 1		12E0 1		1320 1	1F20 1	11E0 2
MOVE.W -(AO),	3020 1	3220 1	3060 1	3260 1		32A0 1		32E0 1		3320 1	3F20 1	31E0 2
MOVE.L -(AO),	2020,1	2220 1	2060 1	2260 1	10A1 1	22A0 1		22E0 1		2320 1	2F20 1	21E0 2
MOVE.B -(A1),	1021 1	1221 1			10A1 1		10E1 1		1121 1		1F21 1	11E1 2
MOVE.W -(A1),	3021 1	3221 1	3061 1	3261 1	30A1 1		30E1 1		3121 1		3F21 1	31E1 2
MOVE.L -(A1),	2021 1	2221 1	2061 1	2261.1	20A1 1:		20E1 1		2121 1		2F21 1	21E1 2
MOVE.B (A7)+,	101F 1	121F 1			109F 1	129F 1	100F 1	12DF 1	111F 1	131F 1		11DF 2
MOVE.W (A7)+,	301F 1	321F 1	305F 1	325F 1	309F 1	329F 1	30DF 1	32DF 1	311F 1	331F 1		31DF 2
MOVE.L (A7)+,	201F 1	221F 1	205F 1	225F 1	209F 1	229F 1	20DF 1	22DF 1	211F 1	231F 1		21DF 2
MOVE.B adr,	1038 2	1238 2			1088 2	1288 2	10F8 2	12F8 2	1138 2	1338 2	1F38 2	
MOVE.W adr,	3038 2	3238 2	3078 2	3278 2	3088 2	3288 2	30F8 2	32F8 2	3238 2	3338 2	3F38 2	
MOVE.L adr,	2038 2	2238 2	2078 2	2278 2	2088 2	2288 2	20F8 2	22F8 2	2138 2	2338 2	2F38 2	

der Sprungadressierung als auch von der Datenadressierung her lageunabhängig sind.

Bild 7 veranschaulicht die Möglichkeit, mit Hilfe eines Adreßregisters als Basisregister ebenfalls eine lageunabhängige Adressierung vorzunehmen. Zum Inhalt eines Adreßregisters wird ein Abstand bzw. ein Abstand plus Inhalt eines weiteren Registers (als Indexregister) addiert. Das Adreßregister wird beim Start des Programms geladen und enthält die Basis der Datenadressierung.

4 Befehlslisten

Die Adressierungsarten "Relativ" und "Basisregister" fehlen in Tabelle 1. Tabelle 2 enthält MOVE-Befehle. In der Spalte Code steht das Befehlswort, die Spalte W gibt die Zahl der Wörter des Befehls an. Bei allen MOVE-Befehlen werden mit Ausnahme des Ladens eines Adreßregisters das N- und das Z-Bit des Bedingungsregisters verändert; das V- und das C-Bit werden gelöscht. Tabelle 3 faßt arithmetische und logische Befehle für die Register DO...D3 zusammen. In der Spalte Bedingungen bedeutet ein x, daß das Bit entsprechend dem Ergebnis verändert wird; eine 0 bedeutet, daß das Bit gelöscht wird. Ist die Spalte leer, so findet keine Änderung statt. Tabelle 4 faßt die Schiebebefehle für Verschiebungen um maximal acht Bit zusammen. Entsprechend den rechts angeordneten Tabellen ist die Zahl der Verschie-

Tabelle 3. Arithmetische und logische Befehle

		DO	D1	D2	D3	Bedingung
	Wirkung	Code W Z	Code W Z	Code W Z	Code W Z	XNZVICI
MOVE.L DO,	DO ⇒rg	2000 1	2200 1	2400 1	2600 1	X X 0 0
MOVE.L D1,	Dl ⇒rg	2001 1	2201 1	2401 1	2601 1	X X O C
MOVE.L D2,	D2 => rg	2002 1	2202 1	2402 1	2602 1	XX:0:0
MOVE.L D3,	D3 => rg	2003 1	2203 1	2403 1	2603 1	XXOC
MOVEQ #xx,	Byte=> rg	70xx 1	72xx 1	74×× 1	76×x 1	X X O O
ADDQ.L #1,	rg+1=> rg	5280 1	5281 1	5282 1	5283 1	XXXXX
SUBQ.L #1,	rg-1=> rg	5380 1	5381 1	5382 1	5383 1	XXXXX
ADD.B DO,	rg+DO⇒rg	0000 1	D200 1	D400 1	D600 1	XXXXX
ADD.W DO,	rg+D0⇒rg	D040 1	D240 1	D440 1	D640 1	XXXXX
ADD.B D1,	rg+Dl⇒rg	D001 1	D201 1	D401 1	D601 1	XXXXX
ADD.W D1,	rg+D1⇒rg	D041 1	0241 1	D441 1	D641 1	XXXXX
ADDI.B #b,	rg+ b⇒rg	0600 2	0601 2	0602 2	0603 2	XXXXX
ADDI.W #bb,	rg+bb⇒rg	0640 2	0641 2	0642 2	0643 2	x,x,x,x,x,
SUB.B DO,	rg-DO⇒rg	9000 1	9200 1	9400 1	9600 1	XXXXX
SUB.W DO,	rg-DO⇒rg	9040 1	9240 1	9440 1	9640 1	XXXXX
SUB.B D1,	rg-Dl⇒rg	9001 1	9201 1	9401 1	9601 1	XXXXX
SUB.W D1,	rg-D1⇒rg	9041 1	9241 1	9441 1	9641 1	X X X X X
SUBI.B #b,	rg- b⇒rg	0400 2	0401 2	0402 2	0403 2	XXXX
SUBI.W #bb,	rg-bb∋rg	0440 2	0441 2	0442 2	0443 2	xxxx
CMP.B DO,	rg - 00	B000 1	8200 1	B400 1	B600 1	XXXX
CMP.W DO,	rg - D0	8040 1	8240 1	8440 1	B640 1	xxxx
CMP.8 D1,	rg - 01	B001 1	B201 1	8401 1	B601 1	x x x x x
CMP.W DI,	rg - D1	B041 1	B241 1	8441 1	B641 1	x x x x;
CMPI.B #b,	rg - b	0000 2	0001 2	0C02 2 0C42 2	0003 2	X X X X
CMPI.W #bb,	rg - bb	0040 2	0041 2	0C42 2 0C82 3	0C43 2 0C83 3	X X X X X
ANDI.B #b,	rg-bbbb rg AND #	0200 2	0201 2	0202 2	0203 2	XXXX
ANDI.W #bb,	-	0240 2	0201 2	0342 2	0243 2	X XIQO
ANDI.L #bbbb,	rg AND #	0280 3	0241 2	0282 3	0283 3	XX00
ORI.B #b,	rg OR #	0000 2	0001 2	0002 2	0003 2	x x 00
ORI.W #bb.	rg OR #	0040 2	0041 2	0042 2	0043 2	x xioo
ORI.L #bbbb.	rg OR #	0080 3	0041 2	0082 3	0083 3	X X 000
EORI.B #b.	rg XOR #	0A00 2	0A01 2	0A02 2	0A03 2	XXOO
EORI.W #bb.	rg XOR #	0A40 2	0A41 2	0A42 2	0A43 2	x x 00
EORI.L #bbbb,	rg XOR #	0A80 3	0A81 3	0A82 3	0A83 3	X X 000
MULU DO,	rg*00⇒rg	COCO 1	C2C0 1	C4C0 1	C6C0 1	X X Q O
MULU 01.	rq*Di⇒rq	COC1 1	C2C1 1	C4C1 1	C6C1 1	X X O O
MULU #bb.	rg*bb⇒rg	COFC 2	C2FC 2	C4FC 2	C6FC 2	X.X.O.O.
MULS DO.	rg*DO⇒rg	C1C0 1	C3C0 1	C5C0 1	C7C0 1	X X O O
MULS D1,	rg*Dl⇒rg	cici i	03011	C5C1 1	0701 1	'x[xioioi
MULS #bb.	rg*bb⇒rg	C1FC 2	C3FC 2	C5FC 2	C7FC 2	x x 000
DIVU DO,	rg/DO⇒rg	80CO 1	8200 1	84CO 1	8600 1	X:X X:O
DIVU D1,	rg/01⇒rg	8001 1	8201 1	84C1 1	8601 1	xxxo
DIVU #bb,	rg/bb∌rg	80FC 2	82FC 2	84FC 2	86FC 2	XXXO
DIVS DO,	rg/DO⇒rg	8100 1	8300 1	85CO 1	8700 1	xxxxo
DIVS D1,	rg/Dl⇒rg	8101 1	8301 1	85C1 1	8701 1	x x x o
DIVS #bb,	rg/bb∋rg	81FC 2	83FC 2	85FC 2	87FC 2	XXXO
	. 3700 9	-1.0	- 5. 5 2			1 1 1 1 1

bungen in das Befehlswort einzutragen. Bei den Verzweigungsbefehlen (Tab. 5) ist in das 2. Byte des Befehlswortes der Abstand zum Sprungziel einzutragen.

5 Programmbeispiele

Bild 8 enthält eine Reihe von einfachen Programmbeispielen, die so gestaltet wurden, daß sie mit den Befehlstabellen übersetzt werden konnten. Dadurch mußten einige umständliche Programmschritte in Kauf genommen werden, die bei der Benutzung eines Assemblers unter Verwendung des vollen Befehls- und Registersatzes entfallen würden. Die Speicherstellen \$2100 bis \$210D enthalten Adressen bzw. Daten, die vor dem Start der Programme mit Hilfe des Monitors eingegeben werden müssen. Die Programme werden mit dem Befehl TRAP#15 abgeschlossen, der wie ein Haltepunkt wirkt und in den Monitor zurückspringt.

Das Speichertestprogramm läuft in einer unendlichen Schleife und speichert bei einem Fehler die Adresse des fehlerhaften Speicherwortes in die Speicherstelle ZIEL = \$2004.

Das Verschiebeprogramm verschiebt einen Speicherbereich an eine neue Stelle. Dabei dürfen sich beide Bereiche nur überlappen, wenn die Zieladresse kleiner als die Anfangsadresse ist.

Tabelle 4. Schiebebefehle

			DO	01	Bedingung]	
		Wirkung	Code W Z	Code[W]Z	X N Z V C	Tabe	e 11e
LSE.5	#n,	C-[0	Ex08 1	Ex09 1	X X X X D X	n	Х
LULIA	#п,	Xæ	E×48 1	Ex49 1	XXXOX	1	3
LSL.L	#n.		Ex88 1	Ex89 1	XIXXOX	2	5
AGLIB	#n,	C 0	E x 00 1	Ex01 1	XXXXXX	_ 3	7
ASL. W	#n,	ΧΦŢ	E × 40 1	Ex41 1	XXXOX	4	9
ADL.L	#0,		Ex80 1	Ex81 1	XXXOX	5	В
POL.E	#n,	C	Ex18 1	E x 19 1	XXOX	6	D
ROL.W	#n,	•	Ex58 1	Ex59 1	X X O X	7	F
ROL.L	#n,		Ex98 1	£ x 9 9 1	X X D X	8	1
LSR.B	#n,	0+ + +C	E v 08 1	E y09 1	X X X O:X	n	У
LSR.W	#n,	L+X	Ey48 1	Ey49 1	XXXXXX	1	2
LSR.L	#n,		E v88 1	E v89 1	XXXOX	2	4
ASP.B	#6.	ve	E y 00 1	Ey01 1	X X X X X	3	6
ASR.W	#n,	L _{*X}	Ey40 1	Ey41 1	XXXXX	4	8
ASR.L	#n,		Ey80 1	Ey81 1	X X X O X	5	TA.
KOR.B	#n,	04	Ey18 1	Ey19 1	XXOX	6	C
ROR.W	#n,	•	E y 58 1	E y 59 1	x x oix	7	E
ROR.L	#n,		Ey98 1	E y 99 1	1 x x oix	1 8	0

Tabelle 5. Verzweigungsbefehle

			Bedingung
	Wirkung	Code W Z	X N Z V C
BRA adresse	verzweige immer	60dd 1	
BLQ adresse	verzweige Z = 1	67dd 1	
BNE adresse	verzweige Z = 0	66dd 1	
SCS adresse	verzweige C = 1	65dd 1	11
BCC adresse	verzweige C = 0	64d0 1	
BMI adresse	verzweige N = 1	6Bdd 1	
BPL adresse	verzweige N = 0	6Add l	
BSR adresse	verzweige Upro.	61dd 1	
JMP adresse	springe immer	4EF8 2	
JMP (AO)	springe immer	4ED0 1	
JMP (A1)	springe immer	4ED1 1	. أيا. ا
JSR adresse	springe Unterpr.	4EB8 2	
JSR (AO)	springe Unterpr.	4E90 1	
JSR (A1)	springe Unterpr.	4 8 9 1 1	
RTS	Rückspr. Upro	4E75 1	
RTE	Rückspr. Ausnahme	4E73 1	
NOP	keine	4871 1	
TRAP #0	Software-Ausnahme	4E40 1	
TRAP #15	Software-Ausnahme	4E4F[1]	
LEA adr, AO	lade Adresse ⇒ AO	41F8 2	
LEA adr, Al	lade Adresse ⇒ Al	43F8 2	
LEA adr, A7	lade Adresse ⇒ A7	4FF8 2	11111
CMPA #adr, AO	AO - Konstante	BOFC 2	XXXX
CMPA #adr,A1	Al - Konstante	B2FC 2	X X X X
CMPA #adr, A7	A7 - Konstante	BEFC 2	[X X X X
CMPA adr, AO	AO - Wort	BOF8 2	XXXX
CMPA adr, Al	Al - Wort	B2F8 2	x x x x
CMPA adr, A7	A7 - Wort	BEF8 2	XXXX

	00002100		ORG \$	2100	
	00000002	ANF	DS.W 1		ANFANGSADRESSE
	00000002	END	DS.W 1	l	ENDADRESSE+2 ZIELADRESSE DEZIMALZAHL ALS ASCII- DUALZAHL
	00000002	ZIEL	DS.W 1		ZIELADRESSE
	00000004	DEZI	DS.L 1		DEZIMALZAHL ALS ASCII-
00210A	00000004	DUAL	DS.L 1		DUALZAHL
		* ShFI	CHERTEST	0110	
000110			URG 3	52110	ANEANCCADDECCE LABEN
002110	30782100	1521	MUVE.W A	INF,AU	ANFANGSADRESSE LADEN
002114	3010	LOUPZ	MOVE W (25555 (40)	TESTMEDI SDETCHERN
002110	30003333		MOVE W	'AO) D1	TESTWERT ZURÜCKLADEN
002110	00415555		CMPI-W 4	\$5555.D1	WERT PRIFFEN
002120	66000000		BNE E	RROR	BET UNGLEICH FEHLER
002124	3000		MOVE.W E	00.(A0)+	ALTEN WERT ZURUECK
002126	80F82102		CMPA.W E	ND.AO	ENDADRESSE PRUEFEN
00212A	65E8		BCS L	.00P2	WEITER PRUEFEN
002120	60E2		BRA 1	TEST	NEUER DURCHLAUF
00212E	3080	ERROR	MOVE.W E	00,(A0)	ALTEN WERT ZURUECK
002130	31082104		MOVE.W A	40,Z1EL	FEHLERADRESSE SPETCHE
002134	4 E 4 F		TRAP #	15	RUECKSPRUNG MONITOR
		* SPEI			
002136	30782100	AFKZ	MOVE W A	ANF, AU	ANFANGSADRESSE LADEN
002138	32/82104	10003	MOVE W Z	(101,11	TIETADKEZZE CHOCH
002131	3600	LUUPS	CMDA W F	ND AD	ENDADDESSE+2 PRIFEEN
002140	92E8		BCS I	ROP3	SCHIETEE
002146	AFAF		TRAP #	15	BUECKS PRIING MONITOR
	45.41	* DF71	MAL (ASCI	II) - DUAL -	UMWANDLUNG
002148	20382106	DEDIJ	MOVE L S	0E71.00	DEZIMALZAHL LADEN
002140	7200	0000	MOVEO #	0.D1	HILFSREGISTER
00214E	7400		MOVEQ #	0.D2	DUALWERT
002150	7604		MOVEQ #	#4,D3	DURCHLAUFZAEHLER
002152	C4FC000A	LOOP4	MULU #	#10,D2	MAL 10
002156	E198		ROL.L #	#8,UO	STELLE SCHIEBEN
002158	0200000F		ANDI.B #	F\$0F,00	ASCII UMWANULLA
002150	1200		MOAF'R [10,01	HATLOKERIDIEK
002151	5242		SURO A	11,02 11,03	7AFHIFP - 1
002160	554J		RNE I	0004	MEITER - 1
	2002		MOVE I	02.00	UMI ADEN
002166	2100210A		MOVE L D	OO.DUAL	DUALWERT SPEICHERN
00216A	4E4F		TRAP #	¥15	RUECKSPRUNG MONITOR
		* DUAL	- DEZIMA	AL (ASCII) -	UMWANDLUNG
002160	2038210A	DUDEZ	MOVE . L [DUAL, DO	DUALZAHL LADEN
002170	2400		MOVE.L (30,02	UMSPEICHERN
002172	7604		MOVEQ #	44,D3	DURCHLAUFZAEHLER
002174	84FC000A	LOOP5	DIVU	F10,D2	DURCH 10
002178	2002		MUVE.L I	J2,00	NACH HILFSREGISTER
00217A	U282UUUUFFFF		ANDI.L	7300001111,U	DECT MASKIEKEN
002180	5000		LSK.L 3	# O , UU	DEST B DIT MACH DECUT
002182	00000030		DRI R	10,00 1830 00	\$30 DA711
002104	1200		MOVE P	00 01	ZAHL VERSCHIEREN
002100	F000		RORI	#8 D1	ZAHL FINEHEGEN
002186	5343		SURO	#1 D3	ZAFHIER - 1
002185	66F4		BNE	-00P5	WEITER
002190	21012106		MOVE . I	DI.DEZI	DEZIMALZAHL SPEICHERN
002194	4E4F		TRAP	#15	RUECKSPRUNG MONITOR
	00210A 002110A 002110A 002110A 002110A 002110A 002111A 00211A 00211A 00211A 00211A 00211A 00212A 00212A 00213A	002110 30782100 002114 3010 002114 3010 002114 3210 002115 002115 5555 002114 30210 002112 064015555 002126 80F82102 002126 80F82102 002126 80F82102 002126 80F82102 002127 60E2 002121 31C82104 002131 31C82104 002131 32C82104 002132 32C8 002144 64F8 002146 45F8 002146 45F8 002146 46F8 002146 46F8 002146 46F8 002146 40F82102 002147 7400 002147 7400 002150 7604 002151 2002 002151 2002 002161 4700 002162 66F8 002163 6198 002164 60F82104 002165 6198 002165 6198 002166 41000 002177 7604 002177 7604 002178 2002 002164 4207 002162 48FC000A 002178 2002 002178 2002 002178 2002 002178 2088 002184 6099 002184 5099 002184 5099 002184 5099 002184 5099 002185 5099 002185 5099 002186 5543 002168 66F8	002110 30782100	002110 30782100 TEST MOVE. W. 002114 3010 LOOPZ MOVE. W. 002116 30865555 MOVE. W. 002110 3210 MOVE. W. 002112 3000 MOVE. W. 002126 66000000 BRE 002126 66782 CMPA. W. 002126 6682 BRA 002130 31682104 MOVE. W. 002131 31682104 MOVE. W. 002133 31682104 MOVE. W. 002134 4244 **SPEICHERBERE 002135 30782100 VERS MOVE. W. 002134 32782104 MOVE. W. MOVE. W. 002135 32782100 CMPA. W. MOVE. W. 002140 5678 BCS BCS 002142 45678 BCS BCS 002143 2484 BCS BCS 002144 5678 BCS BCS 002142 700 MOVE. W.	ORG S2110 ORG ORG

985			* BILD	9 UNT	FREROGRAMMALI	FRUF TERMINALMONITOR
985					XT SPEICHERN	
	002196	41F82200				ANFANGSADRESSE LADEN
		4EB801C8				EINE = ZEICHEN LESEN
1020	00219E	4EB80100				AUS = ZEICHEN 1M ECHO AU
1030	0021A2	1000		MOVE.B	DQ.(A0)+	ZEICHEN ABLEGEN
1040	0021A4	00000004				AUF ENDE-ZEICHEN PRUEFEN
1050	0021A8	66F0		RNE	LOOPE	WEITER
1060	0021AA	4E4F	* TEXT	TRAP	#15	RUECKSPRUNG MONITOR
1070			* TEXT	AUSGEBI	EN	
1080	0021AC	41F82200	TAUS	LEA	\$2200,A0	ANFANGSADRESSE LADEN
1090	002180	1018	LOOP7	MOVE.B	(A0)+,00	ZEICHEN LADEN
1100	002182	00000004		CMPI.B	#\$04.D0	ENDEZEICHEN ?
1110	002186	67000008		BEQ	FINA	TEXT FERTIG: ENDE
1120	0021BA	4EB80100		JSR	\$0100	ZEICHEN AUSGEBEN
1130	0021BE	60F0			LOOP7	WEITER
1140	002100	4 E 4 F	FINA	TRAP	#15	RUECKSPRUNG MONITOR

Das Programm zur Dezimal-/Dual-Umwandlung verlangt die Eingabe von Dezimalzahlen als ASCII-Zeichen, die in einem Byte codiert sein müssen; eine Prüfung der Codierung findet nicht statt.

Das Programm zur Dual-/Dezimal-Umwandlung verlangt die Eingabe einer Dualzahl kleiner 9999; auch hier findet keine Prüfung des Zahlenbereiches statt.

Die Tabelle 6 enthält eine Zusammenfassung der Unterprogramme des Terminal-Monitors, die der Benutzer in seinem Programm aufrufen kann. Bild 9 zeigt dazu ein Beispielprogramm, mit dem ein beliebiger Text, den man vom Terminal aus eingibt, im Speicher abgelegt wird. Das ASCII-Steuerzeichen EOT beendet die Eingabe. Das folgende Ausgabeprogramm gibt den Text wieder aus; es kann beliebig oft aufgerufen werden.

Die *Tabelle 7* faßt die Unterprogramme des Tasten-Monitors mit den entsprechenden RAM-Ausgabeadressen und Codetabellen zusammen.

Tabelle 6: Unterprogramme des Terminal-Monitors

Name	Adresse	Aufgabe			
AUS	\$0100	1 Zeichen aus D0 ausgeben D7 zerstört			
AUSB4	\$010E	1 Leerzeichen und 4 Zeichen aus D0 ausgeben D2, D7 zerstört			
AUS4	\$0118	4 Zeichen aus D0 ausgeben D2, D7 zerstört			
AUSWD	\$0124	1 Leerzeichen und 1 Wort codiert aus D0 ausgeben D0, D1, D2, D7 zerstört			
AUSDW	\$0150	1 Leerzeichen und 1 Doppelwort codiert aus D0 ausgeben D0, D1, D2, D7 zerstört			
EIN	\$015A	1 Zeichen vom Terminal nach D0 übertragen D0 zerstört			
EINE	\$01B8	1 Zeichen vom Terminal nach D0 übertragen und im Echo ausgeben D0 zerstört			
EIN4	\$01DA	4 Zeichen bis Abbruch vom Terminal nach D0 übertragen und im Echo ausge D0 zerstört			
DEC0	\$020E	4 Zeichen aus D0 nach D1 dual umwandeln C = 1 : Fehler D0, D1, D2, D3, D4 zerstört			

Tabelle 7. Unterprogramme des Tasten-Monitors

Name	Adresse	Aufgabe				
ANZ	\$0186	RAM-Bereich \$27F727FF anzeigen. A6,D6,D7 zerstört				
TEST	\$01AA	Tastatur prüfen C=0: keine Taste C=1: D0 = Code, D1 = Zeile D0 und D1 zerstört				
UMCO \$01D0		duales Wort aus D0 nach 7-Segmentcode in D1 umcodiere A6,D6,D7 zerstört				
AUSWD \$01EA		Wort aus (A1) umcodieren und nach \$27FC bringen A6,D7,D6,D1,D0 zerstört				
AUSAD \$01F2		Wort aus (A0) umcodieren und nach \$27F8 bringen A6,D7,D6,D1,D0 zerstört				
WAIT \$01FA		warten auf Tastenfreigabe mit Anzeige. D0,D1 zerstört				
COTAB	\$043A	Tabelle mit 7-Segment-Code von 0F				

Andrew Barth

32-Bit-Prozessor ersetzt 8-Bit-CPU

An einem praktischen Beispiel wird gezeigt, wie einfach es ist, mit dem 32-Bit-Prozessor MC68008 einen 8-Bit-CPU-Baustein in einem existierenden System zu ersetzen. Auf diese Weise ist es möglich, ohne zusätz-

lichen Entwicklungsaufwand zu einem Mikrocomputer höherer Leistung zu gelangen. Als typischer Vertreter existierender 8-Bit-Systeme wurde das "Micromodule 19" (M68MM19A) gewählt.

Das Einplatinen-System M68MM19A besitzt eine 2-MHz-MPU MC6809, 16 KByte ROM/EPROM, 2 KByte statisches RAM, ein asynchrones serielles Datenport (ACIA MC68B50) mit RS-232C-/RS-422-/RS-423-Interface, ein paralleles Drucker-Interface (PIA MC68B21), drei 16-Bit-Zähler (PTM MC68M40) sowie externe Adressen-, Daten- und Steuer-Bus-Puffer.

Die hier beschriebene Interface-Logik für den MC68008 wurde speziell für die Anpassung an die Platine M68MM19A entwickelt, obwohl sie prinzipiell mit allen Systemen, die auf dem MC6809 basieren, arbeiten kann. Eine Bus-Arbitrationslogik wurde nicht vorgesehen, diese ist allerdings erforderlich, wenn ein dynamischer Speicher oder zusätzliche potentielle Bus-Master (z. B. DMA-Bausteine) benutzt werden sollen.

1 MPU-Baustein MC68008


Der in [1] bereits ausführlich beschriebene MPU-Baustein MC68008 ist Mitglied der Mikroprozessorfamilie M68000. Dieser Baustein besitzt die gleiche interne Architektur wie die MPU MC68000 und ist vollständig mit ihr softwarekompatibel. Im Gegensatz dazu besitzt der Typ MC68008 einen externen 8-Bit-Datenbus. Aus diesem Grunde kann man mit der MPU kosteneffektive Systeme aufbauen, die einen 8-Bit-Bus benutzen, ohne daß auf die Vorteile einer 32-Bit-Mikroprozessorarchitektur verzichtet werden muß (Bild 1).

Die MPU MC68008 bietet dem Benutzer 17 Register für allgemeine Verwendung mit jeweils 32 Bit, 56 grundlegende Befehlstypen sowie 14 Grund-Adressierungsarten mit vielen untergeordneten Arten (Bild 2). Die Kombination von Befehls- und Datentypen sowie Adressierungsarten ergeben einige Tausend nützliche Befehle. Ein nichtsegmentierter linearer Adreßbereich von 1 MByte erlaubt, daß große modulare Programme entwickelt und ausgeführt werden können. An Speicherund Peripherie-Einheiten wird der MC68008 über Hoch-

leistungs-Daten- und Adreß-Busse (kein Multiplex) angeschlossen.

2 Interface zwischen MC68008 und Speicher bzw. Peripherieeinheiten

Im Normalbetrieb führt die MPU MC68008 Datentransfers zum oder vom Speicher bzw. Peripherieeinheiten in asynchroner Betriebsart durch. Handshake-Steuerleitungen, Adreß-Strobe (AS), Daten-Strobe (DS), Schreib/Lese-Leitung (RW) sowie das Data-Transfer-Acknowledge-Signal (DTACK) ermöglichen die optimale Anpassung der Datentransferrate an die einzelne Einheit, auf die zugegriffen werden soll. Nach Beginn eines Buszyklus teilt die Peripherieeinheit durch Ausgabe des DTACK-Signals der MPU mit, daß sie bereit ist, Daten zu empfangen oder auszusenden. Die zeitliche Lage des DTACK-Signals innerhalb eines gegebenen Bus-Zyklus ist auf die Datenzugriffszeit der Einheit



Applikation

zugeschnitten. Bei einer langsamen Einheit fügt die MPU MC68008 Wartezyklen ein, bis DTACK empfangen wurde. In neuen Systementwürfen wird diese Technik dazu benutzt, den Systemdurchsatz zu maximieren und den Aufwand an externer Logik zu minimieren. In einem synchronen System (z. B. solche auf der Basis des 6809) sind Daten nach einem bestimmten Zeitintervall innerhalb des Buszyklus gültig. Bei einem MC6809-System ist dies bei der fallenden Flanke des E-Takt-Signals.

Es gibt zwei Methoden zum Anschluß des MC68008 an ein synchrones System: Die MPU selbst arbeitet synchron oder die MPU arbeitet asynchron.

MC68008 in synchroner Betriebsart

Der Baustein MC68008 arbeitet mit den Peripherie-Steuersignalen der M6800-Familie (E, VPA), die es der MPU ermöglichen, einen synchronen Buszyklus wie beim M6800 auszuführen. Um dies der MPU anzuzeigen, gibt die Peripherieeinheit anstelle von DTACK während des Buszyklus das VPA-Signal aus. Der E-Takt ist ein Zehntel des MC68008-Taktes (CLK), so daß, wenn die MPU z. B. einen 8-MHz-Takt verwendet, die Peripherieeinheit mit 800 kHz läuft. Das ergibt eine einfache Methode, synchrone Peripherieeinheiten mit minimalem Aufwand an externer Logik anzuschließen. Es gibt keinen Grund, warum der gesamte Speicher (einschließlich Programmspeicher) sowie Peripherieeinheiten nicht auf diese Weise gesteuert werden können, so daß jeder Buszyklus synchron ausgeführt wird. Allerdings


bedeutet das, daß alle Buszyklen, einschließlich Instruction-Fetch- und Ausführungszyklen, eine große Zahl von Wartezyklen umfassen.

MC68008 in asynchroner Betriebsart

In diesem Fall können die Peripherieeinheiten vom M6800-Typ mit ihrer höchsten Betriebsfrequenz (2 MHz) getaktet werden, indem ein externer Generator den E-Takt erzeugt. Die MPU läuft asynchron, und das DTACK-Signal entsteht gleichzeitig mit dem "neuen" E-Takt. Damit wird die Anzahl der Wartezustände pro Buszyklus verringert. Bei diesem Aufbau sind mehr Schaltungselemente erforderlich, allerdings ergibt sich ein höherer Systemdurchsatz. Nach diesem Verfahren arbeitet die Schaltung, die im folgenden Abschnitt beschrieben ist.


3 Schaltung

Bild 3 zeigt die Blockschaltung der Kombination von MC68008 und M68MM19A. In Bild 4 ist die Interface-Logik des MC68008 dargestellt. Alle Signale am Anschluß P1, Stift 1...40, sind über den DIL-Stecker des MC6809 mit der Platine M68MM19A verbunden. Der Datenbus des MC68008 und des M68MM19A werden über zwei 8fach-Latches SN74LS373 (U6 und U7) verbunden, die entgegengesetzt parallel angeschlossen sind. Deren Ausgangs-Enable-Anschlüsse werden über die R/W-Leitung der MPU gesteuert, so daß ein Latch (U7) beim MPU-Lese-Vorgang und das andere Latch (U6) beim MPU-Schreib-Vorgang freigegeben ist. Nor-



malerweise befinden sich die Latches in einer transparenten Betriebsart, gehen aber in den Speicherbetrieb über, wenn die angeschlossenen Speicheroder Peripherieeinheiten nicht angewählt sind. Der Speicherzustand hält an. bis das DTACK-Signal im Buszyklus-Zustand S7 des MC68008 umschaltet (die Buszyklus-Zustände sind Datenblatt MC68008 näher erläutert). Mit Hilfe des JK-Flipflops SN74LS112 (U8A U8B) wird DTACK-Signal aus DS und E erzeugt. E wird aus dem Taktoszillator K1148 (U3) über den Zähler SN74LS163 (U4) abgeleitet. Das Signal am E-Ausgang des MC68008 wird nicht verwendet. DTACK-Signal erhält die MPU in jedem Buszyklus, außer während eines Interrupt-Acknowledge-Zyklus (IACK). Während dieser Periode muß die unterbrechende Peripherieeinheit entweder DTACK (wenn die MPU eine Vektor-Interrupt-Sequenz ausführen muß) ausgeben, wobei die Peripherieeinheit die Nummer des Interruptvektors auf den Datenbus geben muß, oder sie muß VPA (für die MPU, die ei-Auto-Vektor-Sequenz ausführt) ausgeben. Weil keine der Peripherieeinheiten auf der Platine M68MM19A in der Lage ist, eigene Interrupt-Vektor-Nummern auszugeben, muß DTACK während des IACK-Zyklus unterdrückt und VPA an dessen Stelle eingesetzt werden. Den IACK-Zustand zeigen die Funktionscodes MC68008 an (FC1 = FC2)= FC3 = 1). Zur Erzeugung des VPA und zum

Sperren des DTACK sind



Applikation

die NAND-Gatter U9B und U9C (SN74LS10) vorgesehen.

Das Signal "MPSEL" aus dem Inverter SN74LS04 (U5F) wird verwendet, um die Adreß-Decodierungslogik der Platine M68MM19A für Speicher- und Peripherieeinheiten freizugeben. Bild 5 zeigt die zeitlichen Verhältnisse zwischen den MPUs MC6809 und MC68008 bei einer Lese-Operation. MPSEL wird zwischen den Zuständen S3, der den Beginn des MC6809-Zyklus anzeigt (A0...A19, AS, R/W und DS werden in den Zuständen S0...S2 vorbereitet). Die Daten vom Speicher oder aus Peripherieeinheiten werden vor der nächsten fallenden Flanke von E gültig. Zu diesem Zeitpunkt übernimmt U7 die Daten in den Zwischenspeicher und DTACK wird an die MPU angelegt. Während S6 liest die MPU MC68008 Daten aus dem Latch U7, und der Buszyklus fließt mit dem Ende von S7 ab.

In ähnlicher Weise werden während einer MPU-Schreiboperation die Daten aus der MPU bei S2 und DS bei S3 gültig. Daten werden vom Speicher oder der Peripherieeinheit bei der nächsten fallenden Flanke von E zwischengespeichert. DTACK wird ausgegeben, und die MPU schließt den Buszyklus ab.

Zähler U4 und die Drahtbrücken-Programmierung K1 ermöglichen der MPU sowie den Speicher- und Peripherieeinheiten mit verschiedenen Taktfrequenzen zu arbeiten, z. B. 4 oder 8 MHz für die MPU MC68008 und 1 oder 2 MHz für Speicher und Peripherie. Der Prioritätscodierer SN74LS148 (U2) sowie die Drahtbrückenprogrammierung K2 werden zur Festlegung der relativen Priorität des Peripherie-Interrupts benutzt. Es ist zu beachten, daß im Gegensatz zum MC68008, der über drei Interrupt-Prioritätsebenen-Eingänge verfügt (IPL0, IPL1 und IPL2), die 48polige Version des MC68008 lediglich zwei davon besitzt (IPL0/2 und IPL1). IPL0 und IPL2 sind intern miteinander verbunden. Daraus ergibt sich, daß lediglich vier der acht Interruptebenen (0, 2, 5 und 7) benutzbar sind.

4 Praktische Erfahrungen


Verbindungen zwischen der MC68008-Platine und dem Computer M68MM19A erfolgen über den Stecker P1 (50poliger Anpreß-Stecker) auf der MC68008-Platine und über die DIL-Fassung des MC6809 auf der Computerplatine. Wie aus Bild 4 hervorgeht, sind die Signale auf dem Stecker P1 (Anschlüsse 1...40) der direkte Ersatz für diejenigen des MC6809 (außer Anschluß 39 – MPSEL-Signal, das zur Freigabe des Adressen-Decodierers benutzt wird).


Durch Neuprogrammierung des FPLA-Adreßdecodierers auf der Computerplatine M68MM19A werden die abweichenden Anforderungen des MC68008 angepaßt (z. B. liegt der Reset und andere Vektoren beim MC68008 in Speicherbereichen geringerer Ordnung).

Mehrere Benchmark-Tests wurden durchgeführt, bei denen die unveränderte 8-Bit-Platine M68MM19A mit 2-MHz-Version der MPU MC6809 mit dem MC68008/M68MM19A-System verglichen wurde. Es zeigte sich eine drei bis vierfache Erhöhung der Arbeitsgeschwindigkeit gegenüber der Ursprungsausführung. Allerdings kann man dabei nicht direkt auf die Leistung des MC68008 schließen, weil die MPU im Betrieb Wartezyklen einfügen muß, bis die Platine M68MM19A in der Lage ist, Daten zu transferieren. In einem neu entwickelten System, bei dem MPU und Speicher- bzw. Peripherieeinheiten asynchron betrieben werden, ist es möglich, ohne Wartezyklen im Buszyklus zu arbeiten und damit eine maximale Datentransferrate zu erreichen (Faktor 4...5). Derzeit sind vom MC68008 Versionen für eine Taktfrequenz von 10 und 12,5 MHz erhältlich, eine 16-MHz-Ausführung ist geplant.

Literatur

[1] von Bechen, P.: 8-Bit-Prozessor bietet 32-Bit-Architektur. ELEKTRONIK 1983, H. 1, S. 43...46.





Dipl.-Physiker Andy Barth ist Engländer. Seit 1976 ist er tätig in den Bereichen Mikroprozessor-System-Design und -Applikationen in Deutschland, USA und Großbritannien. Zur Zeit arbeitet er als Senior Systems Engineer bei Motorola in East Kilbride, Schottland.

Dipl.-Ing. Jürgen Hülsemann, Dr.-Ing. Zoltán Benyó

Ausnahmebehandlung der Mikroprozessoren MC68000 und MC68010


Die unterschiedliche Behandlung der Ausnahmen der 68000-Prozessoren wurde bei Arbeiten zur Erstellung eines Selbsttestprogramms für diese Prozessoren entdeckt. Beim Test der Privilegverletzung, d. h. bei der Ausführung von privilegierten Befehlen im Benutzerzustand, wurde mit dem eigenen Ausnahmebehandler eine Endlosschleife ausgeführt. Dabei passierte folgendes: Der Ausführungsversuch des privilegierten Befehls im Benutzerzustand erzeugt die Privilegverletzungsausnahme. Bei der Ausnahmebehandlung wird das Statusregister und als Rücksprung-

adresse die Adresse des privilegierten Befehls auf dem Systemstapel abgelegt. Am Ende der Ausnahmebehandlung wird mit dem Befehl RTE (Return-from-Exception) das Statusregister und die Rücksprungadresse zurückgeladen. Dadurch wird anschließend der privilegierte Befehl im Benutzerzustand wiederholt usw. (Endlosschleife). Bei der Durchsicht der Literatur über den MC68000 fanden sich keine genauen Hinweise über die Behandlung der verschiedenen Ausnahmen. Dies hat die Verfasser veranlaßt, deren Bearbeitung und Behandlung zu analysieren.

System- und Benutzermodus

Der Prozessor unterscheidet zwischen zwei Betriebsmodi, dem System- und dem Benutzermodus. Während im Systemmodus alle Befehle ausgeführt werden können, ist im Benutzermodus die Ausführung der privilegierten Befehle verboten. Diese betreffen das Laden und Verändern des Statusregisters (MOVE to SR, ANDI to SR,...). Der Zugriff auf den Benutzerstapelzeiger im Systemmodus (MOVE to/from USP) ist auch privilegiert. (Im Benutzermodus kann prinzipiell nicht auf den Systemstapelzeiger zugegriffen werden.) Weitere privilegierte Befehle sind der RESET-, RTE- und der STOP-Befehl. Außerdem kann auf das Systembyte des Statusregisters im Benutzermodus nur lesend zugegriffen werden.

Der Betriebsmodus wird im Systembyte des Statusregisters vom Überwachungsbit (Bit 13) angezeigt. Eine



logische Eins steht dabei für den Systemmodus und eine logische Null für den Benutzermodus. Die Übergänge vom Benutzermodus in den Systemmodus und umgekehrt sind in *Bild* 1 dargestellt.


Ausnahmebehandlung

Der MC68000 hat drei Zustände:

- 1. Den Normalzustand, d. h. das Programm läuft normal ab (im System- oder Benutzermodus).
- 2. Den Ausnahmezustand; das ist der Zustand, in dem die Ausnahmen behandelt werden (stets im Systemmodus).
- 3. Den Halt-Zustand; dieser wird erreicht, wenn von außen die Halt-Leitung aktiviert ist, oder intern bestimmte Fehler erkannt sind, z. B. der doppelte Busfehler.

Es gibt zwei Gruppen von Ausnahmen, nämlich intern und extern erzeugte; interne werden bei der Befehlsausführung erzeugt, während externe von der Hardware an den entsprechenden Anschlüssen des Prozessors ausgelöst werden. Einen Überblick gibt die *Tabelle* 1.

Jeder Ausnahme ist ein bestimmter Ausnahmevektor zugeordnet. Diese Vektoren sind Nummern, aus denen durch Multiplikation mit vier Adressen gewonnen werden; deren Inhalt stellt erst die Adresse für die Ausnahmebehandlungsroutine zur Verfügung. Dabei sind für



die einzelnen Adressen jeweils 4 Byte reserviert. Die Ausnahmevektoren liegen dabei hintereinander im Speicher beginnend bei der Speicheradresse Null.

Die Ausnahmebehandlung findet prinzipiell im Systemmodus statt. Zusätzlich wird das Einzelschritt-Bit zurückgesetzt. Zu Beginn der Ausnahmebehandlung werden die folgenden Informationen auf dem Systemstapel abgelegt (Bild 2), um das Programm an der unterbrochenen Stelle nach der Ausnahmebehandlung wieder fortsetzen zu können.

Bei Bus- und Adreß-Fehlern legt der Prozessor aus Diagnosegründen zusätzliche Informationen auf dem Systemstapel ab (Bild 3).

Abgeschlossen werden die einzelnen Ausnahmebehandlungsroutinen mit dem Befehl RTE (Return-from-Exception). Bei der Ausführung dieses Befehls werden das Statusregister und der Befehlszähler wieder vom Systemstapel zurückgeladen, anschließend wird das unterbrochene Programm weiterbearbeitet.

Die einzelnen Ausnahmen

Bei herkömmlicher Ausnahmebehandlung zeigt der auf dem Systemstapel abgelegte Befehlszähler auf den bei normalen Programmablauf nächsten ausführbaren Befehl. Dies ist bei den Prozessoren MC68000 aber nicht immer so. Diese Sonderfälle sind bei den im folgenden beschriebenen Ausnahmen jeweils gesondert vermerkt. Zusätzlich ist bei den einzelnen Ausnahmen jeweils ihre Vektornummer VN angegeben.

1. RESET VN: 0,1

Beim Rücksetzen der Hardware wird der Inhalt des ersten Doppelwortes aus der Vektortabelle in den Systemstapelzeiger und der des zweiten Doppelwortes in den Befehlszähler geladen. (Dies ist der einzige Fall, bei dem auch der Systemstapelzeiger geladen wird; denn hier wird keine Information auf dem Systemstapel abgelegt.)

2. Busfehler VN: 2

Der Busfehler wird über einen externen Anschluß des Prozessors an die Ablaufsteuerung gemeldet. Mögliche Busfehlerquellen sind: Zeitüberwachung der Buszyklen, Speicherfehler, Fehlermeldungen einer Speicherverwaltungseinheit, usw. Die Ausnahmebehandlung beginnt am Ende des laufenden Taktzyklus. Dabei werden zusätzliche Informationen für eine mögliche Diagnose auf dem Systemstapel abgelegt (Bild 3). Der hierbei abgelegte Befehlszähler kann jedoch aufgrund des vorausschauenden Befehlsholens ("Instruction Prefetch") von der aktuellen Befehlsadresse abweichen, da er gewöhnlich auf das letzte eingelesene Wort der Befehlssequenz zeigt. Dabei ist es möglich, daß auch das Befehlsregister schon den nächsten Befehlscode beinhaltet. Aus diesen und weiteren Gründen erlaubt der MC68000 bei einer Bus-Fehler-Ausnahme prinzipiell keine Fehlerbehebung.

3. Adreßfehler VN: 3

Dieser Fehler tritt bei Wort- oder Doppelwortzugriffen auf ungerade Adressen auf. Dabei gilt für die Adreßfehler-Ausnahme dasselbe wie für die Busfehler-Ausnahme, nämlich daß keine Fehlerbehebung möglich ist. Der einzige Unterschied ist, daß diese Ausnahme intern erzeugt wird.

4. Illegaler Befehl VN: 4

Wenn im Programm eine nicht implementierte Bitkombination als Befehlscode auftritt, wird diese Ausnahme ausgelöst. Dabei werden die Befehlscodes 4AFA und 4AFB von Motorola in deren Entwicklungssystemen verwendet, der Befehlscode 4AFC steht dem Benutzer zur Verfügung. Diese drei Befehlscodes werden auch bei den Nachfolgetypen des Prozessors illegal bleiben. Beim Ablegen der Information auf dem Systemstapel wird die Adresse des illegalen Befehls (nicht die des Folgebefehls) abgelegt.

5. Division durch Null VN: 5

Diese Ausnahme tritt auf, wenn der Nenner bei einer Division Null ist.

6. Befehl CHK VN: 6

Befindet sich der Wert des im Befehl spezifizierten Datenregisters außerhalb der im Befehl angegebenen Grenzen, so erfolgt diese Ausnahmebehandlung.

7. Befehl TRAPV VN: 7

Hier handelt es sich um einen bedingten TRAP-Befehl; er wird ausgeführt, wenn das Überlaufbit V im Statusregister (Bit 1) während der Befehlsausführung gesetzt ist.

8. Privilegverletzung

VN: 8

Die Privilegverletzungsausnahme erfolgt, wenn versucht wird, im Benutzermodus einen privilegierten Befehl auszuführen. Hier wird auf dem Systemstapel die Adresse des aufgerufenen (privilegierten) Befehls abgelegt.

9. Einzelschritt

VN: 9

Ist das Einzelschritt-Bit T im Statusregister (Bit 15) gesetzt, so wird nach jedem Befehl in das mit diesem Vektor definierte Programm gesprungen.

10. Nicht implementierte Befehle

VN: A.B

Ein Befehl mit dem Befehlscode Axxx oder Fxxx erzeugt diese beiden Ausnahmebehandlungen. Auf dem Systemstapel wird jeweils die Adresse des aufgerufenen (nicht implementierten) Befehls abgelegt.

11. Illegales Format

VN: E

Diese Ausnahme wird im MC68000 nicht verwendet. (Siehe Abschnitt "Unterschiede zwischen MC68000 und MC68010".)

12. Nicht initialisierte Unterbrechung

VN: F

Dieser Vektor wird von nicht initialisierten MC68000-Peripheriebausteinen ausgegeben, falls sie nicht in der Auto-Vektor-Betriebsart arbeiten.

13. Falsche Unterbrechung

VN: 18

Wenn während der Unterbrechungsbestätigung ein Busfehler auftritt, wird diese Ausnahmebehandlung durchgeführt.

14. Autovektor-Unterbrechung

VN: 19-1F

Diese Ausnahmebehandlungen werden bei exte<u>rnen</u> Unterbrechungen ausgeführt, wenn das Signal VPA gesetzt ist. Dann wird der entsprechende Unterbrechungsvektor intern aufgrund der anliegenden Unterbrechungspriorität ausgewählt. Die externe Unterbrechungspriorität muß dabei höher sein als die im Statusregister abgespeicherte. Andernfalls erfolgt keine Unterbrechung.

15. TRAP-Befehle

VN: 20-2F

Bei der Ausführung der Befehle TRAPi wird automatisch die entsprechende Ausnahmebehandlung durchgeführt (i = 0...15).

16. Benutzerdefinierte Unterbrechungsvektoren

VN: 40-FF

Diese Unterbrechungsvektoren werden extern generiert und als Vektornummer über den Datenbus eingelesen. Auch hier muß die Unterbrechungspriorität höher sein als die im Statusregister abgespeicherte.

Tabelle 1. Die verschiedenen Ausnahmen des MC68000

interne Ausnahmen	Befehle (TRAP, TRAPV, CHK, DIV) Adreßfehler beim Datenzugriff Einzelschritt-Modus Illegale und nicht implementierte Befehle Privilegverletzung
externe Ausnahmen	Unterbrechungen Bus-Fehler RESET

Die fehlenden Ausnahmevektoren sind von Motorola noch nicht spezifiziert und für spätere Anwendungen reserviert. In *Tabelle 2* werden die unterschiedlichen Ausnahmen nach der Priorität, dem Zeitpunkt des Beginns der Ausnahmebearbeitung und dem auf dem Systemstapel abgespeicherten Befehlszähler zusammengestellt. Die einzelnen Ausnahmen sind geordnet nach ihrer Priorität in Gruppen zusammengefaßt; dabei hat die Gruppe 0 die höchste und die Gruppe 2 die niedrigste Priorität. Auch innerhalb einer Gruppe ist die Priorität nach oben hin aufsteigend. Eine laufende Ausnahmebehandlung kann jeweils nur von einer Ausnahme mit höherer Priorität unterbrochen werden.

Konsequenzen für die Ausnahmebearbeitung

Bei Bus- und Adreßfehler-Ausnahmen kann der MC68000 nur eine Fehlermeldung ausgeben; eine Fehlerbehandlung ist jedoch nicht möglich. Dies ist dadurch bedingt, daß die auf dem Systemstapel abgelegten Informationen ungenügend sind und keine Befehlswiederholung oder Weiterverarbeitung des abgebrochenen Befehls erlauben.

Bei den illegalen und nicht implementierten Befehlen sowie bei der Privilegverletzung ist eine Ausnahmebehandlung und anschließende Fehlerbehebung technisch möglich. Hier wird jeweils die Adresse des abgebrochenen Befehls als Rücksprungadresse auf dem Systemstapel abgelegt. Bei diesen Ausnahmen muß vor der Fortsetzung des Programms an der unterbrochenen Stelle die Rücksprungadresse modifiziert werden. Andernfalls

Tabelle 2. Übersicht über die verschiedenen Ausnahmen

Grupp	e Ausnahme	Beginn der Aus- nahmebearbeitung	Abgespeicherte Befehlszähler
0	RESET Busfehler Adreßfehler	am Ende eines Takt- zyklus	– durch Prefetch beeinflußt
1	Einzelschritt Unterbrechung	am Ende eines Befehlszyklusses	nächster Befehl
	Illegaler Befehl Nicht impl. Befehl Privilegverletzung	am Ende eines Bus- zyklusses	dieser Befehl
2	TRAP, TRAPV, CHK Division durch Null		nächster Befehl

Applikation

würde die eingangs beschriebene Endlosschleife entstehen. Das Ablegen der Adresse des abgebrochenen Befehls auf dem Systemstapel ist sinnvoll, weil dem Prozessor bei den illegalen und den nicht implementierten Befehlen die Befehlslänge nicht bekannt ist und er deshalb nicht die Adresse des nächsten Befehls bestimmen kann. Die Verwendung dieser Befehle ist durch den Benutzer zur Realisierung von eigenen Befehlen möglich, da er die entsprechenden Befehlscodes in sein Programm einbauen und somit gezielt verwenden kann. Bei der Privilegverletzung muß in der Ausnahmebehandlung auf die Fehlerursache reagiert werden; auch dazu ist der unberechtigt ausgeführte privilegierte Befehl notwendig. Eine Fehlerbehandlung ist bei der Privilegverletzung sehr komplex und nicht immer möglich, weil die Fehlerursache schwer identifizierbar ist.

Bei allen anderen Ausnahmen zeigt der auf den Systemstapel abgelegte Befehlszähler auf den nächsten Befehl, so daß im Normalfall die Rücksprungadresse während der Unterbrechungsbearbeitung nicht modifiziert werden muß. Hier ist die Programmfortsetzung jeweils mit dem nächsten Befehl vorgesehen – die Ausnahmen TRAPV, CHK und Division durch Null sind bedingte Ausnahmen, die eine anforderungsabhängige Behandlung durch den Benutzer erfordern. Wenn keine Fehlerbehandlung möglich ist, muß das jeweilige Programm abgebrochen werden. Man muß hier klar zwischen der technischen Möglichkeit der Programmfortsetzung und ihrer sinnvollen Anwendung unterscheiden.


Unterschiede zwischen MC68000 und MC68010

Der wesentliche Unterschied zwischen dem MC68000 und dem MC68010 ist der, daß der Prozessor MC68010 auch nach einer Bus- oder Adreßfehler-Ausnahme zu seinem Programm zurückkehren kann. Das ist dadurch möglich, daß der MC68010 bei diesen beiden Ausnahmen zusätzlich zu den vom MC68000 abgespeicherten

Systemstapelzeiger Statusregister (während der Ausnahme) aufsteigende Adressen Befehlszähler (höherwertiges Wort) Befehlszähler (niederwertiges Wort) Format Vektorverschiebung Superstatus Zugriffsadresse (höherwertiges Wort) Zugriffsadresse (niederwertiges Wort) UNBENUTZT, RESERVIERT Daten-Ausgabe-Puffer UNBENUTZT, RESERVIERT Bild 5. System-Daten-Eingabe-Puffer stapel bei Busund Adreßfehler-UNBENUTZT, RESERVIERT Ausnahmen (langes Format) Befehls-Eingabe-Puffer Interne Informationen über den Prozessorzustand: 16 Worte

Informationen auch prozessorinterne Zustände auf dem Systemstapel ablegt, die es erlauben, einen einmal begonnenen Befehl an der abgebrochenen Stelle durch Wiederholung des fehlerhaften Buszyklus fortzusetzen. Dabei kann in der Fehlerbehandlung entschieden werden, ob der fehlerhafte Zugriff durch den Prozessor wiederholt oder durch eine Behandlungsroutine ersetzt werden soll. Die Busfehler-Ausnahme wird zur Implementierung eines virtuellen Speichers benötigt, da dann bei einem Seitenfehler die fehlende Seite nachgeladen und anschließend der unterbrochene Befehl fortgesetzt werden kann. Dies ist ein Beispiel für einen Hardware-Fehler, bei dem die Fehlerkorrektur möglich und eine damit verbundene Programmfortsetzung sinnvoll ist. Für weitere Hardware-Fehler muß die Fehlerbehandlungsroutine feststellen, ob der Fehler korrigierbar ist. Falls ja, kann das Programm fortgesetzt werden, sonst muß das Programm abgebrochen werden.

Der MC68010 legt bei einer Ausnahme folgende Informationen auf dem Systemstapel ab (Bild 4):



Dazugekommen ist hier das letzte Wort, welches das Format und die Vektorverschiebung (vector offset) enthält. Die höchstwertigen 4 Bit beinhalten dabei das Format: 0000 bedeutet kurzes Format (verwendet bei allen Ausnahmen außer Bus- und Adreßfehler) und 1000 langes Format. Daran erkennt der Prozessor MC68010 bei der Ausführung des Befehls RTE (Return from Exception), wie viele Informationen vom Systemstapel zur Programmfortsetzung zurückgeladen werden müssen. Die niederwertigen 10 Bits geben die Vektorverschiebung der aktuellen Ausnahme an; mit dieser wurde durch Addition zu dem Vektor-Basis-Register die Adresse gebildet, die die Startadresse der Ausnahmebehandlungsroutine beinhaltet. Mit dem Vektor-Basis-Register ist es möglich, die Vektortabelle zu verschieben bzw. im Betrieb auf eine andere umzuschalten.

Bei der Bus- und Adreßfehler-Ausnahme werden zusätzlich auch die für eine Weiterbearbeitung des abgebrochenen Befehls notwendigen Informationen auf dem Systemstapel abgelegt (siehe Bild 5). Achtung, die Reihenfolge von Befehlszähler und Zugriffsadresse wurde gegenüber dem MC68000 (vergleiche auch Bild 3) geändert! Auch das Superstatuswort wurde erweitert.

Weiterhin kann im Benutzermodus nicht mehr lesend auf den Systemteil des Statuswortes zugegriffen werden.

Als weitere Ausnahme hat der MC68010 das illegale Format (VN: E). Diese Ausnahme wird ausgelöst, wenn der Prozessor bei einem Befehl RTE (Return from Exception) ein ungültiges Format von seinem Systemstapel liest, oder wenn das erste der sechzehn Worte mit internen Informationen über den Prozessorzustand, welches auch die Prozessorversionsnummer enthält, ungültig ist.

Dipl.-Phys. Hans-Jürgen Nischik

68008 ersetzt Z80

Im Institut für angewandte Physik der Universität Münster wird seit einiger Zeit an der Entwicklung eines 16-/32-Bit-Multi-Mikroprozessor-/Multi-Bus-Systems gearbeitet. Zur Zeit finden die CPU und die Peripherie-Bausteine der 68000-Familie Verwendung. Um für ein solches System erste Betriebssoftware erstellen zu können, benötigt man einen lauffähigen Entwicklungsrechner, der mit der gleichen CPU arbei-

tet wie der zu entwickelnde Rechner. Die Kosten dafür sind allerdings noch sehr hoch. Deshalb wurde nach einer Möglichkeit gesucht, ein Entwicklungssystem aufzubauen, das mit relativ geringem finanziellem Aufwand realisierbar ist. So entstand eine CPU-Karte im Einfach-Europaformat, die mit der MPU 68008 bestückt ist und die auf dem zum ECB-Bus aufwärtskompatiblen "VAMOS-80"-Bus betrieben werden kann.

Der Anwender kann nun auf eine Vielzahl von kostengünstigen Speicher- und Peripherie-Karten zurückgreifen, um sich ein System für 68000-Anwendungen aufzubauen. Das Zeitverhalten der 68008-Karte entspricht dem Timing einer Z80-CPU.

Die höhere Taktfrequenz, die Möglichkeit, 1 MByte Speicher zu adressieren und der sehr viel effektivere Befehlssatz der CPU 68008 ermöglichen eine Leistungssteigerung gegenüber einer Z80-CPU von bis zu 500 %.


In einigen Fällen, zum Beispiel bei 32-Bit-Multiplikationen und -Divisionen, beträgt die Leistungssteigerung mehr als das Hundertfache.

Mikroprozessor 68008

Der Mikroprozessor 68008 verfügt über einen 8 Bit breiten Datenbus sowie einen 20 Bit breiten Adreßbus. Er ist vollständig softwarekompatibel zum 68000. Die Möglichkeiten des prioritätsgestaffelten Vektor-Interrupts sind sieben Ebenen beim 68000 auf drei Ebenen beim 68008 reduziert.


"VAMOS-80"-Bus als Backplane

Viele Z80-Anwender, die mit ECB- oder VAMOS-80-Bussystemen arbeiten, kennen das Problem, mit lediglich 64 KByte linearem Adreßraum auszukommen. Auch Banking-Verfahren, die komplizierte Softwaremodule erfordern, können dieser Problematik nur schwer gerecht werden. Der Mikroprozessor 68008 löst diese Schwierigkeit auf Grund seines 1 MByte umfassenden



linearen Adreßraums. Da der VAMOS-80-Bus über 20 Adreßleitungen verfügt, mit denen man in der Lage ist, 1 MByte Adressen zu erzeugen, eignet er sich sehr gut dazu, die Möglichkeiten der CPU 68008 auszuschöpfen.

Um den prioritätsgestaffelten Vektor-Interrupt auf drei Ebenen voll nutzen zu können, wurde der VAMOS-80-Bus um ein drittes Interrupt-Signal erweitert. Es stehen nunmehr die Interrupt-Signale INT1=INT, INT2 und NMI zur Verfügung.



Damit eine 68008-CPU-Karte gegen eine Z80-CPU-Karte austauschbar wird, muß gewährleistet sein, daß sich das Zeitverhalten beider Karten entspricht. Zu diesem Zweck und aus Gründen, die in den folgenden Abschnitten deutlich werden, enthält die 68008-CPU-Karte insgesamt 12 logische Funktionsgruppen (Bild 1).

Die Aufgabe des "Timing-Converters" besteht darin, die Steuersignale, die von der 68008 generiert werden, in Z80-Steuersignale zu übersetzen.

Der Taktgenerator liefert sowohl den Takt für die 68008-CPU als auch den Takt für den VAMOS-80-Bus. Man muß jedoch berücksichtigen, daß die langsamste 68008-Version mit 8 MHz arbeitet. Mit dieser hohen Taktfrequenz sind die meisten Peripheriebausteine überfordert. Deshalb wird der durch zwei geteilte 68008-Takt als Systemtakt auf den Bus geführt.


Die Aufgabe der Synchronisationslogik besteht darin, Adreß-Strobe und Daten-Strobe, die von der CPU 68008 erzeugt werden, mit dem Systemtakt zu synchronisieren.

Die CPU benötigt beim Zugriff auf Speicher oder Peripheriebausteine ein asynchrones Handshake-Signal. Das heißt, daß sie bei jedem Zugriff das Quittungssignal "DTACK" erwartet. Da dieses Signal nicht auf ECB- oder VAMOS-80-Bus-kompatiblen Europa-Karten erzeugt wird, muß es die CPU-Karte generieren. Das DTACK-Signal kann bei Speicherzugriffen und bei Zugriffen auf Peripheriebausteine bis zu vier Systemtaktperioden ver-

zögert werden. Außerdem berücksichtigt die DTACK-Logik das WAIT-Signal, das von langsamer externer Peripherie zu Synchronisationszwecken erzeugt wird.

Bei einem Objectcode-Fetch benötigt eine CPU Z80 zwei Taktperioden, während sie beim Schreiben oder Lesen von Daten drei Taktperioden beschäftigt ist. Die DTACK-Logik ist so ausgelegt, daß auch beim Lesen von Daten mit der CPU 68008 im schnellsten Betriebsmode nur zwei Taktzyklen benötigt werden. Dadurch erhöht sich gegenüber einer CPU Z80 beim Lesen von Daten der Durchsatz (bei gleichem Systemtakt). Weiterhin wurde bei der Entwicklung der DTACK-Logik berücksichtigt, daß die CPU 68008 auch "Read-Modify-Write"-Zyklen durchführen kann. Diese Zyklen werden bei dem TAS-Befehl ("Test And Set") der 68008 durchlaufen.

Einen sehr großen Vorteil gegenüber anderen CPU-Bausteinen weist die CPU Z80 durch ihre interne



Refresh-Logik auf. Das Vorhandensein einer solchen Logik vereinfacht in jedem Fall den Einsatz von dynamischen RAMs. Da die CPU 68008 keine derartige Refresh-Logik besitzt, wurde eine solche Logik diskret aufgebaut. Die Refresh-Logik erzeugt jedoch keine Refresh-Adressen, so daß nur dynamische RAM-Karten mit eigenem Refresh-Controller Verwendung finden können.

Weil die Refresh-Logik nur nach jedem 16. Objectcode-Fetch einen Refreshzyklus durchläuft, werden im Mittel nur 4% der Arbeitszeit der CPU 68008 für Refreshzwecke benötigt.

Da der gesamte adressierbare Speicherbereich der CPU 68008 eine Memory-Mapped-Organisation besitzt, mußte eine Möglichkeit geschaffen werden, die Position der bei einer CPU Z80 verfügbaren 256 E/A-Adressen im Speicherbereich zu definieren. Die E/A-Logik macht es möglich, über Drahtbrücken die 256 E/A-Adressen in Einheiten von 256 Byte über den gesamten adressierbaren Speicherbereich frei einzustellen. Diese 256 E/A-Adressen können nur über Datenzugriffe erreicht werden. Das bedeutet, daß parallel zu den E/A-Adressen auch Objectcodes stehen können.

Auf der 68008-CPU-Karte sind insgesamt 8 KByte EPROM und 8 KByte RAM vorhanden. EPROM und RAM nehmen die ersten 16 KByte des vorhandenen Adreßraums ein. Sie sind hauptsächlich für Bootstrap-Zwecke gedacht, können jedoch, je nach Systemkonfiguration, auch anders genutzt werden.

Das 8 KByte große RAM kann man durch ein EPROM gleicher Speicherkapazität ersetzen, so daß maximal 16 KByte Festwertspeicher auf der CPU-Karte zur Verfügung stehen können.

Da die meisten Betriebssysteme hauptsächlich in RAM-Speichern arbeiten, ist es sinnvoll, den Bootstrap-Bereich ausblenden zu können, so daß der dazu parallel liegende RAM-Bereich genutzt werden kann. Auf der CPU-Karte kann man dieses mit Hilfe eines "Write-EPROM"-Befehls erreichen.

Die CPU 68008 verfügt über die Möglichkeit, prioritätsgestaffelte Vektor-Interrupts auf drei verschiedenen Ebenen zu bearbeiten. Interrupts können beim VAMOS-80-Bus über die drei Leitungen INT1, INT2 und NMI ausgelöst werden. Dem Signal INT1 ist die niedrigste Priorität zugeordnet, während das Signal NMI die höchste Priorität besitzt.

Die Interrupt-Prioritätslogik empfängt die Interrupt-Signale, die die CPU-Karte über den Bus erreichen und leitet den Interrupt mit der höchsten Priorität an die CPU weiter. Am Ende einer Interrupt-Routine steht in einem Z80-Programm ein "RETI"-Befehl. Der "RETI"-Befehl (ED4D Hex) kann mit der CPU 68008 softwäremäßig nachgebildet werden.

Die CPU 68008 verfügt über eine bidirektionale Resetleitung. Je nach Betriebszustand der CPU kann die Resetleitung sowohl als Eingang als auch als Ausgang arbeiten. Befindet sich die Resetleitung im Eingangs-Modus, so kann die CPU über diese Leitung durch einen Systemreset in einen definierten Anfangszustand versetzt werden. Durch den Reset-Befehl der CPU wird die Resetleitung in den Ausgabe-Mode umgeschaltet. Das heißt, die CPU kann über die Reset-Logik einen Reset auslösen, um zum Beispiel Peripherie-Bausteine neu zu initialisieren, ohne selbst neu initialisiert zu werden.

Alle Signalleitungen, die von der CPU-Karte auf den Bus geführt werden, als auch alle Signalleitungen, die


vom Bus auf die CPU-Karte geführt werden, sind voll gepuffert. Jede Steuerleitung wird auf der Busseite zusätzlich über einen 4,7-kΩ-Widerstand an +5 V gelegt. Dadurch wird erreicht, daß bei Übernahme des Busses durch eine DMA während der Totzeit keine undefinierten Signale auf dem Bus anliegen. Zusätzlich zu den Steuerleitungen sind auch die oberen vier Adressen A16...A19 zum Bus hin mit 4.7-k Ω -Widerständen an +5 V gelegt. Diese Pull-Up-Widerstände werden benötigt, um die obersten vier Adressen auf einen definierten TTL-Pegel zu legen, für den Fall, daß eine DMA-Karte den Bus übernimmt und selbst keine 20 Adreßleitungen hat. Durch diese Maßnahme verbleibt dem Benutzer die Möglichkeit, die oberste 64-KByte-Seite des Speicherbereichs mit einem DMA zu erreichen, der lediglich 16 Adreßleitungen zur Verfügung stellt.


Da die 68008-CPU-Karte voll DMA-fähig ausgelegt ist, wird eine Logik benötigt, die die Puffer zum richtigen Zeitpunkt aktiviert beziehungsweise desaktiviert. Diese Aufgabe übernehmen Puffersteuerung und Bus-Request-Logik.

Zeitverhalten der 68008-CPU-Karte

Bild 2 zeigt die Signalform der CPU-Karte für Objectcode-Fetch und Refresh-Zyklen. T3 und T4 können entfallen, wenn das System mit statischen RAMs ausgerüstet ist und die Refresh-Logik deaktiviert wurde. Beim
Lesen und Schreiben von Speicher-Bausteinen weist das
Zeitverhalten der 68008-CPU-Karte gegenüber dem Z80Timing einige Änderungen auf. Der Lese-Zyklus benötigt nur noch zwei Taktperioden. Die Signale MREQ, RD
und WR wurden in ihrem zeitlichen Verlauf geringfügig
verändert, um die zur Verfügung stehende Zykluszeit
optimaler zu nutzen. Bild 3 verdeutlicht, in welcher
Form die Optimierung vorgenommen wurde und zeigt
Schreib- und Lesezugriffe in der schnellsten Betriebsart.

Bild 4 und Bild 5 zeigen den zeitlichen Verlauf von Lese- und Schreibzugriffen auf Peripherie-Bausteine, wie er auf der 68008-CPU-Karte erzeugt wird. Beiden Diagrammen kann man entnehmen, daß auch bei den E/A-Zugriffen eine Optimierung des Z80-Timings vorge-





Für den Aufbau eines lauffähigen Systems mit der 68008-CPU-Karte benötigt man eine Speicherkarte mit wenigstens 128 KByte RAM, eine Karte mit Floppy-Disk-Controller und eine Karte mit einer oder mehreren Serienschnittstellen. Ein solches System wurde vom Autor aufgebaut und das Betriebssystem CP/M-68K darauf implementiert. Eine Leistungssteigerung gegenüber einem Z80-System ist ganz deutlich spürbar. Unberücksichtigt geblieben ist dabei jedoch noch die Tatsache, daß die CPU 68008 einen linearen Adreßbereich von 1 MByte und einen sehr viel effektiveren Befehlssatz als die CPU Z80 aufweist, so daß, je nach Geschick des Programmierers, insgesamt

nommen wurde. Bild 5 läßt erkennen, daß der E/A-Schreibzyklus um eine Taktperiode länger ist als der E/A-Lesezyklus. Die Verlängerung des E/A-Schreibzyklus wurde im Hinblick auf den Einsatz einer 12,5-MHz- oder 16-MHz-Version der CPU 68008 vorgenommen.


Bild 6 zeigt den zeitlichen Verlauf eines Interrupt-Requests an die 68008-CPU-Karte und deren Acknowledgezyklus. Der Zeitverlauf ist für alle drei Interrupt-Ebenen identisch. Beim Interrupt-Acknowledge-Zyklus unterscheidet sich der zeitliche Ablauf bei der 68008-CPU-Karte ebenfalls geringfügig von

dem Z80-Timing. Über die Adreßleitungen A0...A2 wird der Prioritätslevel des zu bearbeitenden Interrupts angezeigt. Die CPU 68008 ist nur für Vektor-Interrupts ausgelegt. Das entspricht dem "IM2-Mode" der CPU Z80.

Bild 7 beschreibt das zeitliche Verhalten eines Bus-Requests und des darauf folgenden Bus-Acknowledge. Das Timing, das von der 68008-CPU-Karte erzeugt wird, ist vollkommen mit dem Timing einer CPU Z80 identisch. Die Signale MREQ, RD, WR, IORQ und RFSH werden während der Totzeit über Pull-Up-Widerstände auf High-Pegel gehalten.

Diplom-Physiker Hans-Jürgen Nischik stammt aus der Nähe von Osnabrück. Er studierte an der Universität Münster Physik und promoviert dort zur Zeit mit einem Beitrag zur Entwicklung eines Multi-Prozessor-, Multi-Bus-Systems.

Hobbys: Musik, System-Entwicklungen



mit einer Leistungssteigerung von 100...500 % bei gleichem Systemtakt gerechnet werden kann. In einigen Fällen, zum Beispiel bei 32-Bit-Multiplikationen und bei 32-Bit-Divisionen, beträgt die Leistungssteigerung mehr als das 100fache. Verwendet man eine CPU 68008, die mit 12,5 MHz oder mit angekündigten 16 MHz arbeitet, so erreicht man sicherlich die Grenzen eines 8-Bit-Systems. In vielen Anwendungsbereichen wird jedoch ein solches System in bezug auf Verarbeitungsgeschwindigkeit und Speicherbedarf vollkommen ausreichend sein, so daß nicht die Notwendigkeit für ein 16-Bit-System besteht.

Die Entwicklung des Multi-Mikroprozessor-Multi-Bus-Systems im Institut für angewandte Physik der Universität Münster wird von Herrn Prof. Dr. Rainer Kassing geleitet. Die 68008-CPU-Karte ist über die Systec GmbH. Münster, als "CPU-122" erhältlich.

Literatur

- [1] Motorola Microprocessors Data Manual 1983.
- [2] Zilog Z80A-CPU: Technical Manual.
- [3] Systec Datenblatt: Vamos-80 Bus

Dipl.-Phys. Dr. Thomas Denker

UNIX für die M68000-Familie

Nachdem das Betriebssystem UNIX im vergangenen Jahrzehnt bei so erfolgreichen Mini- und Superminicomputern wie PDP-11 oder VAX-11 weite Verbreitung gefunden hat, erkannte man auch seine Eignung als Softwareumgebung für Mikrocomputer. Inzwischen standen nämlich Prozessoren zur Verfügung, deren Leistungsfähigkeit mit der der Zentraleinheiten von Minicomputern vergleichbar ist. Speziell die Prozes-

sorenfamilie M68000 ist zur bevorzugten Hardwareumgebung für solche Systeme geworden: Rund 80 % aller UNIX-Neuentwicklungen basieren auf den Prozessoren MC68000 oder MC68010. Mit dem Erscheinen von SYSTEM V/68 wird nun das "Portieren", also der Transfer des Systems von der ursprünglichen VAX-11- oder PDP-11-Umgebung auf M68000gestützte Rechner, in standardisierte Bahnen gelenkt.

Unter den vielen Eigenschaften, die zum Erfolg von UNIX beigetragen haben, sticht die Harmonie zwischen den Grundprinzipien des Systems und der "Philosophie" der eigens für UNIX entwickelten Programmiersprache C besonders ins Auge. Eine ähnliche "Paßgenauigkeit" findet sich auch zwischen UNIX und den Grundzügen der Architektur von M68000-Prozessoren sowie zwischen C und dem für diese Sprache maßgeschneiderten Instruktionssatz dieser Familie.

Ein "Mainframe" für jeden Arbeitsplatz

UNIX gliedert sich in zwei Hauptbestandteile. Da ist zum einen der "Kernel" des Systems, ein Programmstück, das all die Funktionen wahrnimmt, die einzelnen Applikationsprogrammen nicht überlassen werden dürfen, um die Integrität des Systems nicht zu gefährden. Demgegenüber steht ein Paket von rund 500 Dienstprogrammen ("Utilities"), deren Leistungsfähigkeit fast allen Ansprüchen technisch-wissenschaftlicher als auch kommerzieller Datenverarbeitung gerecht wird.

Neben den unter UNIX bevorzugten Programmiersprachen C, Fortran, Basic und Assembler werden noch spezielle Compiler unterstützt, u. a. sogenannte "Compiler-Compiler", die dem Anwender die rasche Entwicklung eigener, dedizierter Sprachen erlauben.

Die größte Stärke des Systems zeigt sich bei der Durchführung umfangreicher Software-Entwicklungsprojekte, die mit den konventionellen Hilfsmitteln der Mini- und Mikrocomputerwelt nur schwer in den Griff zu bekommen sind. Während sich nämlich fast alle herkömmlichen Systeme im "klassischen Dreiergespann" von Editor, Compiler und Linker erschöpfen, stellt UNIX wesentlich weitergehende Mittel zur Verfügung. Mit symbolischen Debuggern und Hilfsmitteln zur Syntaxüberprüfung von in C geschriebenen Quellprogrammen wird den Erfordernissen schnellen, fehler-





Bild 1. Vereinfachte Registerstruktur eines M68000-Prozessors. Die Register D0...D7 sind vornehmlich zur Aufbewahrung und Verarbeitung von 8, 16 und 32 Bit breiten Datenworten bestimmt, während die Register A0...A7 in der Regel Adressen enthalten. Hinter A7 verbergen sich, je nach Betriebszustand des Prozessors, verschiedene Stackpointer. Als Framepointer dient eines der Register A0...A6



freien und vor allem kostenkontrollierten Softwareentwurfs Rechnung getragen. In dieselbe Richtung zielt ein "Source Code Control System", das die Unterhaltung sich fortentwickelnder Softwarebibliotheken auch dann noch übersichtlich macht, wenn die Zahl der Files die Grenze von 10^3 zu übersteigen beginnt, wenn also der Punkt erreicht wird, an dem die Software-Entwicklungskosten bislang exponentiell anzusteigen pflegten. Die Durchführung von Software-Entwicklungsprojekten gehobener Komplexität und mit einer größeren Anzahl von Mitarbeitern wird von UNIX stark unterstützt. Das System kommt dabei – u. a. durch integrierte Textprozessoren – dem unumgänglichen Trend nach, der weg vom "Programmieren" hin zum "Softwaredesign" führt.

UNIX ist kein Echtzeit-System. Nichtsdestoweniger, z. T. aber auch gerade deshalb, ist es ein schnelles Betriebssystem. Ein wesentlicher Teil seiner Leistungsfähigkeit kommt dabei aus der Unterhaltung eines Systems von Pufferspeichern, die einen großen Teil der erforderlichen Massenspeicherzugriffe abblocken. Ein logischer Zugriff auf eine Magnetplatte führt nicht notwendig zu einem physikalischen Ansprechen des Peripheriegerätes. Dieses Verfahren wäre zwar bei einem Echtzeit-Betriebssystem in aller Regel nicht akzeptabel, erlaubt es aber UNIX, mit Hilfe eines Teils des verfügbaren Halbleiterspeichers den traditionellen Engpaß Plat-



Dr. phil. nat. Thomas Denker ist in Wiesbaden geboren und studierte in Frankfurt Physik. Von 1978 ab beschäftigte er sich als wissenschaftlicher Mitarbeiter der Universität Frankfurt mit Fragen der digitalen Signal- und Sprachverarbeitung sowie der Anwendung von Array-Prozessoren. Seit 1983 ist er für die Unterstützung von UNIX bei Motorola Microsystems in München zuständig.

tenzugriff zu umgehen. Anders gesagt: UNIX honoriert viel Speicher mit hohem Durchsatz – selbst dann, wenn nur ein Benutzer auf das System zurückgreift. Mit preisgünstigen VLSI-RAMs und den großzügig dimensionierten linearen Adreßräumen ist die Implementierung großer Arbeitsspeicher ($\ge 2^{16}$ Byte) und die damit einhergehende Freisetzung der vollen Leistungsfähigkeit von UNIX einfach geworden.

Die Programmiersprache C

Das Betriebssystem UNIX ist fast vollständig in der höheren Programmiersprache C geschrieben. Obwohl diese Sprache den Einsatz von Assembler-Code weitestgehend überflüssig macht, kann C-Quellcode als wirklich "portabel" gelten. Die Übertragung des in C geschriebenen Betriebssystems in eine andere Hardwareumgebung wird dadurch relativ leichtgemacht.

C ist eine Programmiersprache, bei deren Definition Bestandteile anderer höherer Sprachen eingeflossen sind. C ist blockstrukturiert wie Pascal, enthält aber auch Elemente von Fortran oder PL1. Die sinnvolle Aufteilung des benutzten Datenspeichers in lokale und globale Bereiche sowie die Bereitstellung von statischen und dynamischen (stackresidenten) Variablen paßt sich in natürlicher Weise den Grundstrukturen pointer- und stackorientierter Maschinen wie einer PDP-11 oder VAX-11 an. Da alle Prozessoren der Familie M68000 genau wie eine VAS-11 auf einem Block von 16 Universalregistern mit jeweils 32 Bit Universalregistern aufbauen, sind bei der Konstruktion von C-Compilern für M68000-Prozessoren keine "Verrenkungen" erforderlich. Die Bilder 1 und 2 zeigen vereinfachte Schemata des Registeraufbaus des M68000- und der VAX-11.

Ähnliche Parallelen wie beim Registeraufbau finden sich bei den intrinsischen Datenstrukturen eines VAX-11- bzw. eines M68000-Prozessors. Bei beiden Maschinen wird byteweise adressiert. Die Daten werden bevorzugt als ein-, zwei- oder vier-Byte-Worte vom oder zum Speicher transferiert. Diesen Vorgaben der Hardware kommt C dadurch nach, daß als primäre Datentypen "char" (immer = 1 Byte), "short" (meist = 2 Byte) und "int" = 4 Byte) angeboten werden. Schließlich erlauben die 32 Bit breiten Daten- und Adreßregister den zwanglosen Umgang mit Daten und Zeigern auf solche Daten. C nutzt diese Möglichkeit intensiv und kann sich dabei auf solche Adressierungsarten der M68000-Prozessoren stützen, die die begueme Unterhaltung der am häufigsten anzutreffenden Datenstrukturen wie Arrays, Stacks und Queues erlauben. Die Bilder 3 und 4 zeigen ein kleines Stück C-Quellcode und ein äquivalentes Stück M68000-Assembler-Code. Das Beispiel ist so einfach gestaltet, daß zum Verständnis weder Kenntnisse von C noch vom Instruktionssatz eines MC68000 benötigt werden. Die Frage, welcher der zur Verfügung stehenden C-Compiler tatsächlich zu einer solch optimalen Codierung kommt, soll dabei dahingestellt bleiben; das Beispiel soll lediglich die Ähnlichkeit zwischen der "C-Welt" und der Philosophie des M68000-Instruktionssatzes aufzeigen.

Beide Programme gehen am Anfang von zwei Pointern aus, die jeweils auf den Beginn eines Strings (Feld von ASCII-Zeichen) zeigen. Die Aufgabe der Programme besteht nun darin, die beiden Strings zu vergleichen, wobei jedoch höchstens 80 Zeichen zu berücksichtigen sind. Das Aufsetzen der Pointer ist in beiden Beispielen

nicht dargestellt. Für den zeitkritischen Schleifenteil kann man offenbar in C mit einer Quellcodezeile und beim M68000 mit nur zwei Assembler-Instruktionen auskommen. Es ist absehbar, daß die Anwender der M68000-Serie von 16- und 32-Bit-Mikroprozessoren, die bislang UNIX in voneinander unabhängigen und nicht standardisierten Ports auf ihre jeweiligen Hardwareumgebungen gebracht, mehr und mehr von den "wilden", UNIX- und UNIX-artigen Systemen zu SYSTEM V/68 übergehen.

Nach einer Überprüfungsphase durch AT&T dürfte dann der sog. "Generic Port" für den M68000-Prozessor zur Grundlage aller weiteren UNIX-SYSTEM-V-Ent-

```
count = 80 - 1; /* load counter */
while ( *al++ == *a2++ && count-- >= 0 ); /* repeat as long as
Bild 3. C-Quellcode zum Vergleich zweier Character-Strings der
Länge 80. Nach Ablauf der "While"-Schleife zeigen a1 und a2
hinter die beiden ersten voneinander verschiedenen ASCII-Zeichen oder hinter die achtzigsten Zeichen der beiden Strings

/* load counter */
characters are equal
and counter is
not negative */
```

```
MOVE 80-1,D1

LOOP CMP.B (A1)+,(A2)+
DBME D1,LOOP
*
```

Bild 4. M68000-Assembler-Code zum Vergleich zweier Strings der Länge 80 Zunächst wird das Register D1 mit der Zahl 79 geladen. Die zweite Instruktion beim Label "LOOP" vergleicht zwei Zeichen und erhöht gleichzeitig die beiden Zeiger in den Registern A1 und A2. Der nachfolgende "Decrement and Branch if EQual"-Befehl wiederholt die Prozedur durch einen Sprung nach "LOOP" so lange, bis entweder der Zähler in D1 abgelaufen oder zwei verschiedene Zei-

LOAD COUNTER

COMPARE BYTES WITH POSTINCREMENT DECREMENT COUNTER AND REPEAT LOOP UNTIL NEGATIVE OR CHARACTERS NOT EQUAL

chen gefunden sind. Ein 8-Bit-Prozessor MC68008 benötigt bei einer Taktfrequenz von 8 MHz für jeden Schleifendurchlauf 4,25 μ s, ein MC68000 mit seinem 16-Bit-Datenbus bei der gleichen Frequenz 2,75 μ s. Der virtuelle Prozessor MC68010 benötigt bei einer Taktrate von 10 MHz für jeden Durchlauf noch 1,4 μ s. Der ab Mitte des Jahres zur Verfügung stehende Prozessor MC68020 verkürzt diese Zeit sogar noch weiter auf weniger als 1,0 μ s

wicklungen für M68000-Systeme werden. Für die Anwender resultiert daraus Sicherheit für die Zukunft ihrer auf M68000-Technik und UNIX basierenden Produkte: weder Motorola noch AT&T werden bei der Fortentwicklung ihrer Prozessoren bzw. beim Ausbau von SYSTEM V Schritte unternehmen, die eine weitere enge Verbindung der Produkte behindern könnten.

Kritischer Punkt: Speicherverwaltung

SYSTEM V/68 ist auf das Multi-

User-Entwicklungssystem EXORmacs zugeschnitten. Dieses System baut auf einem MC68000-Prozessor mit einer diskreten Speicherverwaltungseinheit (MMU) auf. Eine zweite Version steht auf dem Entwicklungssystem VME/10 zur Verfügung. Die Architektur dieses Tischcomputers beruht auf der Kombination des virtuellen Mikroprozessors MC68010 mit einem oder mehreren MMU-Bausteinen MC68451. Die vollständige Entkopplung von Prozessor und MMU erlaubt dabei eine freie Entscheidung zwischen einer segmentierten, einer Demand-Page- oder einer Demand-Segment-Speicherverwaltung. Alle mit dem jeweils angewandten MMU-Mechanismus in Beziehung stehenden Teile des Kernels sind in einem MMU-Treiber zusammengefaßt, so daß ein Wechsel des Speicherverwaltungsalgorithmus sich nicht komplizierter gestaltet als etwa der Übergang zu einem anderen Massenspeichersystem. Mit anderen Worten: Der Arbeitsspeicher der jeweiligen Maschine ist zu einer Ressource des Computers geworden.

SYSTEM V/68 - ein UNIX-Standard

Der entscheidende Schritt beim Übergang von den Vorläufern (etwa SYSTEM III oder der Version 7) zu UNIX SYSTEM V besteht nun nicht in den zahlreichen funktionellen Verbesserungen, sondern vielmehr in der Tatsache, daß mit SYSTEM V erstmals ein von AT&T kommerziell verwertetes und entsprechend unterstütztes Produkt zur Verfügung steht. Galt nämlich UNIX bis vor nicht allzulanger Zeit als ein "Instrument von Wissenschaftlern für Wissenschaftler", so ist spätestens mit SYSTEM V klar geworden, daß AT&T mit UNIX ein großes Stück des Softwaremarkts für kleine und mittlere Rechner für sich beanspruchen wird. Die Kooperation mit einem großen amerikanischen Halbleiterhersteller ist dabei als Teil einer Strategie zu sehen, die Hardwarebasis von UNIX so weit wie möglich zu spannen. Die obenerwähnte Tatsache, daß das System beinahe vollständig in der portablen Programmiersprache C codiert ist, wirkt sich dabei außerordentlich günstig aus. Mit SYSTEM V/68 wird nun die erste solche Gemeinschaftsproduktion von AT&T und einem Halbleiterhersteller vorgestellt. Dem SYSTEM V/68 von Motorola werden SYSTEM-V-Standards von anderen Herstellern folgen.

Literatur

[1] Harteloo, F.: Development Systems and VAX-like chips suit UNIX. Electronics. Sept. 8, 1983.

[2] Pol. B.: Die Sprache C. ELEKTRONIK 1983, H. 2, S. 43...49, H. 3, S. 53...59, H. 4, S. 61...65.

Komplexe Multiplikation in kurzer Zeit

Bei vielen Grafik- und Signalverarbeitungs-Algorithmen sind komplexe Multiplikations-Operationen erforderlich. Wenn diese Aufgabe mit einer flexiblen MPU wie dem Typ 68000 gelöst wird, kann die erforderliche Zeit relativ lang werden, denn für eine komplexe Multiplikation muß man vier Einzelmultiplikationen ausführen. Jede Multiplikation benötigt bis zu 70 Taktzyklen. Merklich verkürzen läßt sich die Multiplikationszeit mit Hilfe eines einfachen Algorithmus. Die komplexe Multiplikation kann so neu strukturiert werden, daß lediglich drei Einzelmultiplikationen durchzuführen sind (Bild). Als Ergebnis zeigt sich eine Zeitersparnis von 18 % im Vergleich zur konventionellen Methode. Der Algorithmus lautet:

$$(a + jb) \cdot (c + jd) = [a(c + d) - (a + b)d] + j[c(b - a) + (c + d) a] = (ac - bd) + j (ad + bc)$$

Randy Wilhelm

Tabelle der abzuarbeitenden Befehle

kon	ventionell		modifizierte Multiplikation			
MOVEM.W	(A1)+, D1D4	28	MOVEM.W	(A1)+, D1D4	(28)	
			on a. b, c und d	l befinden s	ich in dei	
darauffolgei	nden Plätze	n				
MOVE .W	D1, D5	(4)	MOVE .W	D1, D5	(4)	
MOVE .W	D2, D6	(4)	MOVE .W	D3, D6	(4)	
MULS	D4, D1	(70)	ADD .W	D2, D1	(4)	
MULS	D4, D2	(70)	SUB.W	D5, D2	(4)	
MULS	D3, D5	(70)	ADD .W	D4, D3	(4)	
MULS	D3, D6	(70)	MULS	D4, D1	(70)	
ADD .L	D1, D6	(4)	MULS	D5, D3	(70)	
SUB .L	D2, D5	(4)	MULS	D6, D2	(70)	
		, ,	ADD .L	D3, D2	(4)	
			SUB.L	D1. D3	(4)	

Der direkte Draht zur aktuellen Information


Franzis'


Anzahl der Taktzyklen: 324



*** 30503** #

Anzahl der Taktzyklen: 266





Mit einer mathematischen Umstellung ergibt sich ein Multiplikationsalgorithmus für komplexe Zahlen, der mit nur drei Einzelmultiplikationen auskommt; a) zeigt die konventionelle Methode, b) zeigt den minimierten Aufbau



FRANZIS SOFTWARE SERVICE

Immer das richtige Programm

Franzis'

Dipl.-Ing. Pal Poth

Verkürzter WAIT-Zyklus beschleunigt 68000-Systeme

Daten-, Adreß- und Steuersignale des Mikroprozessors 68000 sind mit dem Prozessortakt starr gekoppelt. Sind die Peripheriebausteine nicht schnell genug, dann fügt die CPU einige WAIT-Zyklen in den normalen Ablauf ein. Dadurch sinkt die Leistung des Systems. Dieser Beitrag zeigt, daß man die Leistungseinbuße mit einer kleinen Zusatzschaltung in Grenzen halten kann.

Nachdem die Peripherie Adresse und Datum erkannt hat, bestätigt sie das durch die abfallende Flanke des Signals DTACK (Bild 1). Geschieht das nicht mindestens um die sogenannte Set-up-Zeit (t_{ASI} = 20 ns bei 8 MHz) vor der abfallenden Flanke von S4, dann fügt der Prozessor WAIT-Zyklen ein. Welche Auswirkungen das auf die maximale Betriebsfrequenz hat, zeigt Tabelle 1.

Ein normaler Lesezyklus ist beim 68000 vier Taktperioden lang. Der Schreibzyklus dauert fünf Taktperi-




Bild 1. Zeitdiagramm für das Lesen und Schreiben: Bei langsamen Peripheriebausteinen werden WAIT-Zyklen eingefügt

Tabelle 1. Maximale Betriebsfrequenz bei unterschiedlichen RAM- und Treiberbausteinen

RAM-Zug	riffszeit t/ns	50	100	150	200	200	250	250	300	350	400	450
Treiber —	Schottky	28	28	28	28		28			_		
reiber—	LS					56		56	56	56	56	56
t _{AS/RAS}		7	7	7	7	22	7	22	22	22	22	22
(t _{ASI} & Ver 10 MHz: 1 8 MHz: 1 6 MHz: 2	ng MC68000 z. AS) 0 + 50 ns 5 + 55 ns 5 + 65 ns 0 + 75 ns	60	60	60	70	70	70	90	90	105	105	105
BUS "ruht	" (ns)	145	195	245	305	348	355	418	468	533	583	633
max. Freq (ohne WA	uenz/MHz IT)	17	12,8	10,2	8,19	7,18	7,04	5,98	5,34	4,69	4,2	3,94
Betriebsfre (ohne WA	equenz/MHz IT)	16	12	10	8	7	7	6	5	4	4	3,58

μC-Praxis

Tabelle 2. Leistungsparameter bei unterschiedlichen RAM- und Treiberbausteinen, bezogen auf die Befehlssequenz "Schreiben-Lesen"

Lösungsweg	Takt-Zyklen	Zeitbedarf	Taktfrequenz	Leistung	Konfiguration
Befehlssequenz (ideal)	17	2125 ns	8 MHz	100 %	200-ns-RAM + Schottky
WAIT bei READ (real)	20	2500 ns	8 MHz	85 %	200-ns-RAM + LS
Reduzierte Taktfrequenz	17	2429 ns	7 MHz	87,5 %	250-ns-RAM + Schottky
Mit Taktdehnung gemäß Bild 3	18,5	2313 ns	8 MHz	92 %	200-ns-RAM + LS

oden. So benötigt die einfachste Befehlssequenz "Lesen-Schreiben" (entspricht einem Datentransport) einschließlich dem Holen der Befehle insgesamt vier Buszugriffe. Darin ist nur ein einziger Schreibvorgang enthalten. Diese einfache Sequenz dauert somit sage und schreibe 17 Taktperioden, was bei 8 MHz einer Zeit von 2,125 µs entspricht.

In die Überlegungen muß auch die Buskopplung des Systems einbezogen werden, wie sie in *Bild 2* dargestellt ist. Die Schlußfolgerungen aus Tabelle 1 sind in *Tabelle 2* aufgeführt. Ihr liegt die einfache Befehlssequenz "Lesen-Schreiben" zugrunde. Es fällt auf, daß die Kombination LS-Treiber mit 200-ns-RAMs eine geringere Leistung zur Folge hat als die Lösung mit Schottky-Treibern und herabgesetzter Taktfrequenz. Einen erstaunlichen Leistungswert ergibt die letzte Zeile, die sich auf die Zusatzschaltung in *Bild 3* bezieht.

Wie aus *Bild* 4 zu ersehen ist, wird sozusagen auf Wunsch des langsameren Peripheriebausteins der Prozessortakt S4 gedehnt, ohne daß es der Prozessor überhaupt merkt. Dadurch entfallen zusätzliche WAIT-Zyklen, und die Leistungseinbuße bleibt gering.



Dipl.-Ing. (TU) Pal Poth, ist geboren in Budapest und studierte Nachrichtentechnik. Danach galt sein Interesse längere Zeit der Kommunikations- und Funknavigationstechnik. Erfahrungen sammelte er auch als technischer Redakteur und Verfasser. Zur Zeit versucht er neben GHz's auch GBytes (per 16-Bit-Fastsysteme) zu "richten".

Hobbys: Dichten, Orgeln, Kanu, Langlauf, Amateurfunk (KW u. UKW).




Bild 2. Kopplung des Prozessors mit der Peripherie, vereinfacht dargestellt




Bild 3. Mit dieser Zusatzschaltung wird der Takt für den Prozessor bei Bedarf gedehnt (S4)




Bild 4. Zeitdiagramm zu Bild 3: Der gedehnte Takt verhindert WAIT-Zyklen und hält so die Leistungseinbuße bei langsamen Peripheriebausteinen in Grenzen

Auf Profis programmiert:



Mit mc lernen Sie Computer von Grund auf verstehen. Ausführliche Funktionsbeschreibungen von Rechner-Hardware und gut kommentierte Programm-Listings bieten Ihnen den richtigen Einstieg ins ernsthafte Computern.



Durch Programme in mc werden Sie manches Problem überhaupt nicht mehr als Problem betrachten.



Nach mc-Bauanleitungen löten Sie vom einfachen Interface bis zum kompletten System, was an Hardware nur schwer zu kaufen ist.





In mc-Fachaufsätzen geht's um neue Entwicklungen, um professionelle Hardware und Peripherie.



Natürlich testet mc Geräte und Programme. Die Ergebnisse werden aus der Sicht des professionellen Anwenders interpretiert.

Aktuelles aus der Branche zu Unternehmen, Produkten, Kongressen, Tagungen und Messen finden Sie jeden Monat in mc.

mc bringt Profis weiter.
Für DM 6,50 bekommen Sie mc an jeder größeren Zeitschriften-Verkaufsstelle.
mc können Sie aber auch auf andere Art kennenlernen.
Kostenlos und unverbindlich.
Die Abrufkarte dafür finden Sie nebenstehend.



Elektronik verstehen, Computer verstehen – mit der ELO fängt der Spaß an moderner Technik erst so richtig an.

Weil Sie in der ELO leicht zu realisierende **Bauanleitungen** finden, die Ihnen Elektronik praktisch nahe bringen und oft **neue Einsatzbereiche für den Computer** erschließen: Messen, Steuern, Regeln, Erfassen, Auswerten.

Und weil ELO Ihnen helfen wird, Hardware in Ihrem Sinne zu verändern – auch als Anfänger.


Daneben finden Sie leicht verständliche

Beiträge zu Grundlagen der Elektronik, die sehr schnell dazu beitragen, technische Zusammenhänge zu erkennen und zu nutzen.

Im Magazinteil der ELO und in ELO-Reports wird berichtet,

was mit Elektronik und Computern alles möglich ist.

In der Forschung, in der Industrie, im Verkehrswesen, im Umweltschutz...



Die Rubrik ELO-Service bringt regelmäßig **Marktüber**sichten, die Ihnen wichtige Orientierungshilfe im immer unüberschaubarer werdenden Markt elektronischer Produkte sein werden.

Und natürlich finden Sie **ELO-Testberichte:** Über Schach- und Home computer, über Video und HiFi-Geräte, über Meßgeräte und alles, was damit im Zusammenhang steht.

Die ELO verbindet die Elektronik mit dem Computer. Wer endlich richtig einsteigen möchte und den Spaß an moderner Technik neu entdecken will, für den gibt's die ELO für DM 4,80 an allen größeren Zeitschriften-Verkaufsstellen.

Noch besser: Sie machen von unserem vorteilhaften Kennenlern-Angebot Gebrauch.

Eine Kennenlern-Karte finden Sie vor dieser Seite.



Das Magazin für Elektronik und Computer